摘要

在美國(guó)，電能占一次能源使用總量的 40%，而且隨著電動(dòng)汽車、可再生能源發(fā)電和能源存儲(chǔ)的出現(xiàn)，預(yù)計(jì)電能的使用量還將迅速增長(zhǎng)，因此，電力電子產(chǎn)品正變得越來越重要。由于硅材料已達(dá)到極限，因此需要更適合大功率應(yīng)用的新材料。β-相氧化鎵（β-Ga₂O₃）的帶隙為 4.9 eV，理論擊穿電場(chǎng)為 8 MV cm^-1，Baliga 優(yōu)值為 3300，是 SiC 和 GaN 的 3-10 倍，因此是一種很有前途的超寬帶隙（UWBG）半導(dǎo)體材料，可用于大功率和射頻電子器件。此外，β-Ga₂O₃是唯一一種可以從熔體中生長(zhǎng)的 WBG 材料，這使得低成本、高質(zhì)量、可摻雜的大型襯底成為可能。在 β-Ga₂O₃和 β-(Al_xGa1-x)₂O₃異質(zhì)結(jié)構(gòu)的高質(zhì)量外延生長(zhǎng)方面所做的巨大努力，已經(jīng)為大功率和射頻應(yīng)用帶來了高性能器件。在本報(bào)告中，我們?nèi)婵偨Y(jié)了 β-Ga₂O₃場(chǎng)效應(yīng)晶體管 (FET) 的研究進(jìn)展，包括各種晶體管設(shè)計(jì)、溝道材料、歐姆接觸形式和改進(jìn)、柵極電介質(zhì)和制造工藝。此外，還介紹了通過模擬提出但尚未在 β-Ga₂O₃中實(shí)現(xiàn)的新型結(jié)構(gòu)。此外，還討論了缺陷表征方法和相關(guān)材料制備、熱研究和管理等主要問題，以及所研究的替代品中缺乏p型摻雜的問題。最后，還將概述商業(yè)用途的主要戰(zhàn)略和前景。

1.簡(jiǎn)介

功率半導(dǎo)體市場(chǎng)在 2022 年增長(zhǎng)了 30%，隨著越來越多的電能通過功率電子器件傳輸，預(yù)計(jì)未來十年將由2019 年的 30% 持續(xù)增長(zhǎng)至 80%[1,2]。大功率半導(dǎo)體應(yīng)用分為大功率（低頻）和高頻、射頻。Si 功率器件在擊穿電壓達(dá)到 6.5kV 時(shí)達(dá)到極限，并且具有高達(dá) 200?C 的高溫耐力[3]，而寬帶隙（WBG）材料具有更高的效率、更大的額定功率、更高的開關(guān)速度和射頻性能。雖然碳化硅（SiC）和氮化鎵（GaN）一直是商用器件中占主導(dǎo)地位的寬帶隙半導(dǎo)體，但是超寬帶隙（UWBG）β 相氧化鎵（β-Ga₂O₃）正逐漸成為下一代大功率和射頻電子器件的材料。

β-Ga₂O₃的帶隙為4.7-4.9 eV，理論擊穿場(chǎng)強(qiáng)為8 MV cm^-1，電子飽和速度高達(dá)2×10⁷cm s^-1。β-Ga₂O₃的反映直流傳導(dǎo)損耗特性的巴利加優(yōu)值（BFOM）和反映射頻性能的約翰遜優(yōu)值（JFOM），均高于氮化鎵和碳化硅[4-7]。此外，β-Ga₂O₃能夠從熔體中生長(zhǎng)出塊狀基底，使其與碳化硅和氮化鎵相比具有顯著的成本優(yōu)勢(shì)[8]。然而，β-Ga₂O₃也面臨著缺乏淺 p 型摻雜劑和熱導(dǎo)率低的困難和挑戰(zhàn)，這對(duì)于散熱至關(guān)重要的大功率器件應(yīng)用來說尤其困難。盡管已制造出具有高性能的 p 型氧化物異質(zhì)結(jié)構(gòu)，但是有關(guān) β-Ga₂O₃的研究大多仍集中在單極器件上。

隨著材料質(zhì)量和制造工藝的不斷改進(jìn)，大功率和射頻 β-Ga₂O₃場(chǎng)效應(yīng)晶體管 (FET) 取得了長(zhǎng)足進(jìn)步。據(jù)報(bào)道，大功率橫向場(chǎng)效應(yīng)晶體管的擊穿電壓高達(dá) 10 kV，BFOM 接近1GW cm^-2，而垂直器件尚未實(shí)現(xiàn)類似的性能。限制垂直場(chǎng)效應(yīng)晶體管的因素主要是缺乏 p 型摻雜劑，這最大程度地降低了電流阻斷能力、柵極電介質(zhì)質(zhì)量、穩(wěn)定性和穩(wěn)健性[9]。第 3 節(jié)中討論的許多在橫向場(chǎng)效應(yīng)晶體管上完成測(cè)試的場(chǎng)效應(yīng)晶體管結(jié)構(gòu)和材料改進(jìn)方法，同樣可以應(yīng)用于垂直器件。由于 β-Ga₂O₃器件的單極性質(zhì)，大多數(shù) βGa₂O₃ FET 都是耗盡型（D-mode）或常開型。D 型場(chǎng)效應(yīng)晶體管的閉態(tài)電漏比增強(qiáng)型（E 型）或常閉型場(chǎng)效應(yīng)晶體管更為突出，但其制造難度更大，通常需要對(duì)異質(zhì)界面進(jìn)行能帶彎曲，以耗盡現(xiàn)有溝道。射頻場(chǎng)效應(yīng)晶體管主要是橫向器件，具有較薄的溝道層和高度擴(kuò)展的柵極長(zhǎng)度，可實(shí)現(xiàn)較強(qiáng)的柵極控制并減少寄生。利用δ摻雜和調(diào)制摻雜等技術(shù)，可形成具有高載流子濃度和遷移率的二維電子氣體（2DEG）。據(jù)報(bào)道，該器件在高擊穿電場(chǎng)下的最大振蕩頻率接近 50 GHz，顯示了未來大功率射頻 β-Ga₂O₃FET 的發(fā)展?jié)摿ΑｋS著該領(lǐng)域已經(jīng)取得的巨大進(jìn)步，β-Ga₂O₃已成為大功率和高頻應(yīng)用的有力候選材料，但也并非沒有挑戰(zhàn)需要克服。

以往有關(guān) β-Ga₂O₃ FET 的綜述文章報(bào)道了器件設(shè)計(jì)和性能方面的時(shí)序發(fā)展[10]，或特別關(guān)注射頻 FET [7]、E 型 FET [11]，或垂直GaN和β-Ga₂O₃ FET [9]。其他綜述論文則涉及為大功率和射頻應(yīng)用而設(shè)計(jì)的場(chǎng)效應(yīng)晶體管[12,13]。本綜述通過分別討論場(chǎng)效應(yīng)晶體管制造的不同步驟，從結(jié)構(gòu)、材料、歐姆觸點(diǎn)、柵極電介質(zhì)到材料制備，為當(dāng)前和未來的 β-Ga₂O₃高功率和射頻場(chǎng)效應(yīng)晶體管研究人員提供幫助。文章還概述了各種材料和 FET 缺陷表征技術(shù)。

本文全面概述了 β-Ga₂O₃ FET 的研究進(jìn)展、當(dāng)前面臨的挑戰(zhàn)以及克服這些挑戰(zhàn)的潛在策略。第 2 節(jié)討論晶體結(jié)構(gòu)和材料特性，包括 FOM 比較、晶體生長(zhǎng)和外延生長(zhǎng)以及 β-Ga₂O₃的摻雜。第 3 節(jié)回顧了許多最新的應(yīng)用于大功率和射頻方面的晶體管設(shè)計(jì)。第 3.1 節(jié)重點(diǎn)介紹已實(shí)現(xiàn)的結(jié)構(gòu)，以及通過技術(shù)計(jì)算機(jī)輔助設(shè)計(jì) (TCAD) 提出的結(jié)構(gòu)。第 3.2 節(jié)概述了采用不同溝道和襯底材料的場(chǎng)效應(yīng)晶體管，如溝道中的半絕緣同質(zhì)外延層或異質(zhì)結(jié)構(gòu)層，以及高導(dǎo)熱襯底。第 3.3 節(jié)回顧了用于形成高質(zhì)量歐姆接觸的金屬和工藝，第 3.4 節(jié)概述了用于 βGa₂O₃ FET 的不同柵極電介質(zhì)。第 4 節(jié)討論了缺陷工程、各種表征方法和材料制備對(duì)提高界面質(zhì)量的重要性。第 5 節(jié)概述了當(dāng)前將 β-Ga₂O₃器件推向市場(chǎng)所面臨的挑戰(zhàn)以及步驟。第 6 節(jié)簡(jiǎn)要概述了 β-Ga₂O₃ FET 最有前景的應(yīng)用和發(fā)展趨勢(shì)。而后，第 7 節(jié)總結(jié)了 β-Ga₂O₃的進(jìn)展，并展望了 β-Ga₂O₃的未來。

2. β-Ga₂O₃的晶體生長(zhǎng)和材料特性

2.1

不同物相

1952 年，Roy 等人利用加利亞凝膠-水體系發(fā)現(xiàn)了Ga₂O₃的五種同分異構(gòu)體（α、β、γ、δ 和 ε），并確定 β 相為穩(wěn)定形態(tài) [14]。Yoshioka等人利用第一性原理計(jì)算發(fā)現(xiàn)，不同相的理論形成能依次為β < ε < α < δ < γ，證實(shí)了β-Ga₂O₃是穩(wěn)定的，而其他多晶體則表現(xiàn)出亞穩(wěn)態(tài)特性，在高溫下轉(zhuǎn)變?yōu)棣?Ga₂O₃[15]。2013 年，Playford 等人通過 Ga₅O₇(OH)在 500 ?C 以上的熱分解發(fā)現(xiàn)了另一種亞穩(wěn)態(tài)相（κ）[16]。Roy 等人和 Playford 等人匯編的相變見參考文獻(xiàn) [17]。

β-Ga₂O₃的晶體結(jié)構(gòu)為單斜晶系，屬于 C2/m 空間群，晶格常數(shù)為 a = 12.2 Å，b = 3.0 Å，c = 5.8 Å，α = 90?，β = 104?，γ = 90?（圖 1a）。這種獨(dú)特的結(jié)構(gòu)具有兩個(gè) Ga 位點(diǎn)（一個(gè)為四面體幾何結(jié)構(gòu)，一個(gè)為八面體幾何結(jié)構(gòu)）和三個(gè) O 位點(diǎn)，導(dǎo)致其許多材料特性具有高度各向異性[18-21]。

圖 1：（a）β-Ga₂O₃單胞。轉(zhuǎn)載自 [22]。© IOP 出版社。經(jīng)許可轉(zhuǎn)載。版權(quán)所有。(b) β-Ga₂O₃ 帶圖。經(jīng)授權(quán)轉(zhuǎn)載自 [19]。版權(quán)歸美國(guó)物理學(xué)會(huì) 2017 年所有。

2.2

材料特性

利用第一原理密度泛函理論（DFT）計(jì)算出β-Ga₂O₃的能帶結(jié)構(gòu)如（圖 1b）顯示，其間接帶隙為 4.84 eV，直接帶隙為 4.88 eV；然而，由于β-Ga₂O₃ 的帶隙非常接近，因此在很大程度上被認(rèn)為是直接帶隙半導(dǎo)體。導(dǎo)帶色散估計(jì)電子有效質(zhì)量≈0.28 me，其中 me 為靜止電子質(zhì)量。然而，價(jià)帶幾乎沒有色散，因此，由于空穴的局部自俘獲，價(jià)帶顯示出非常大的空穴有效質(zhì)量[19,23]。

實(shí)驗(yàn)觀測(cè)到的帶隙范圍在 4.7 到4.9 eV 之間 [19,24]，預(yù)測(cè)臨界擊穿電場(chǎng) Ebr 為 6-8 MV cm^-1。為了比較半導(dǎo)體在高功率應(yīng)用中的優(yōu)越性，人們開發(fā)了各種優(yōu)越性指標(biāo)（FOM），下面將對(duì)這些指標(biāo)進(jìn)行討論。巴利加優(yōu)值（Baliga FOM，BFOM）是對(duì)材料直流傳導(dǎo)損耗的估計(jì)，定義為ε?µ?Ebr3（其中ε為材料介電常數(shù)，µ為載流子遷移率）和器件的 Vbr2 Ron,sp^-1 （其中 Vbr 為擊穿電壓，Ron,sp 為具體的導(dǎo)通電阻）。βGa₂O₃的理論巴利加優(yōu)值約為28 GW cm^-2，是硅的3214倍。其他功率器件指標(biāo)包括代表功率頻率能力的約翰遜優(yōu)值（JFOM）、衡量開關(guān)損耗的巴利加高頻優(yōu)值（BHFFOM）、表示功率密度和導(dǎo)熱速度性能的凱斯優(yōu)值，以及作為芯片領(lǐng)域要求指標(biāo)的黃芯片領(lǐng)域制造優(yōu)值（HCAFOM）。表 1 總結(jié)了 β-Ga₂O₃與其他材料相比的材料特性和優(yōu)值[6,12,25]。

值得注意的是，β-Ga₂O₃在[010]晶向的熱導(dǎo)率為 27.0 W m^-1K^-1，而在[100]晶向的熱導(dǎo)率為 10.9 W m^-1K^-1[26]。與其他（超）寬帶隙（(U)WBG）材料相比，[010] β-Ga₂O₃和[100] β-Ga₂O₃的熱導(dǎo)率差異似乎并不大；然而，模擬結(jié)果表明，器件的最大溫升與熱導(dǎo)率呈遞減關(guān)系，[100]和[010] β-Ga₂O₃的模擬最大溫升分別約為105 ?C和61 ?C。另一方面，碳化硅和金剛石的模擬最大溫升分別約為 34 ?C 和 30 ?C[27]。

在低于10¹⁸-10¹⁹的低摻雜濃度下，電子與極性縱向光學(xué)（LO）聲子的相互作用被認(rèn)為是主要的散射機(jī)制，從而將理論體遷移率限制在≤250 cm²V^-1s^-1，而在較高的摻雜濃度下，雜質(zhì)散射則占主導(dǎo)地位[28-30]。盡管β-Ga₂O₃的遷移率較低，但β-Ga₂O₃保持比GaN 和 SiC更高的優(yōu)值，這是因?yàn)棣?Ga₂O₃與擊穿電壓呈平方或立方關(guān)系，而與遷移率僅呈線性關(guān)系。

表 1. 與其他半導(dǎo)體相比，β-Ga₂O₃的材料特性和相對(duì)于Si的 優(yōu)值 [6,12,31]。

2.3

晶體生長(zhǎng)

β-Ga₂O₃的最大優(yōu)勢(shì)之一是可以通過熔融生長(zhǎng)實(shí)現(xiàn)超低成本、大尺寸（直徑 100-150 毫米）、高質(zhì)量襯底的潛力。β-Ga₂O₃是唯一可以從熔體中生長(zhǎng)的寬帶隙半導(dǎo)體，因此，β-Ga₂O₃晶片的成本預(yù)計(jì)將比 SiC 便宜約 80%[8]。不同的塊狀晶體生長(zhǎng)技術(shù)有：導(dǎo)模法（EFG）[32,33]、懸浮熔融法（CZ）[34]、垂直布里奇曼（VB）[35,36]、浮區(qū)法（FZ）[37,38]和維爾納伊法[39,40]。在所有方法中，EFG 迄今已生長(zhǎng)出大尺寸、高質(zhì)量、低缺陷密度且摻雜范圍相對(duì)較寬的襯底 [22,41]。

2.4

外延生長(zhǎng)

目前已開發(fā)的 β-Ga₂O₃薄膜生長(zhǎng)方法主要包括分子束外延（MBE）、等離子體輔助外延（PAMBE）、金屬有機(jī)化學(xué)氣相沉積（MOCVD）、鹵化物氣相外延（HVPE）和低壓化學(xué)氣相沉積（LPCVD）。MBE 的優(yōu)點(diǎn)是能生長(zhǎng)出雜質(zhì)較少的高質(zhì)量薄膜，并能精確控制生長(zhǎng)速度和摻雜量（10¹⁶-10²⁰cm^-3）。但是，它的生長(zhǎng)速率較低，僅為 0.05-0.18 µm h^-1，這使得它不適用于垂直器件中的厚外延層，但卻是橫向薄溝道器件的理想選擇。PAMBE 使用活性氧源來幫助 β-Ga₂O₃薄膜的生長(zhǎng)，并已被證明可降低背底（非故意）雜質(zhì)濃度 [42-44]。MOCVD 也被稱為金屬有機(jī)氣相外延 (MOVPE)，也能以 0.8 µm h^-1的較高生長(zhǎng)速率生長(zhǎng)出摻雜量可控（10¹⁷-8 × 10¹⁹cm^-3）的高純度薄膜，且成本低于 MBE，這使得MOCVD 有利于大規(guī)模生產(chǎn)。HVPE 的最小摻雜濃度為 10¹⁵cm^-3 量級(jí)，生長(zhǎng)速率相當(dāng)高，據(jù)報(bào)道最大生長(zhǎng)速率為 250 µm h^-1。因此，它被用于垂直器件的厚外延層生長(zhǎng) [45]。HVPE 生長(zhǎng)速率較高是以薄膜質(zhì)量較低，表面較粗糙，缺陷較多為代價(jià)的。LPCVD 是一種可規(guī)?；页杀据^低的方法，可生產(chǎn)出高質(zhì)量的薄膜，生長(zhǎng)速率在 0.5 到 10 µm h^-1 之間，摻雜量在 10¹⁷-10¹⁹cm^-3 范圍內(nèi)可控，并具有異質(zhì)結(jié)性能 [46,47]。LPCVD 是三種生長(zhǎng)技術(shù)中使用最少的，但可以為大規(guī)模生產(chǎn)水平的 β-Ga₂O₃晶圓提供途徑。此外，與 HVPE 不同的是，MBE、MOCVD 和 LPCVD 可以生長(zhǎng)異質(zhì)結(jié)構(gòu)。關(guān)于這些生長(zhǎng)方法的更多詳情，請(qǐng)參閱文獻(xiàn)[17,48,49]。

2.5

摻雜策略

我們利用 DFT 計(jì)算找到了 β-Ga₂O₃帶隙中各種雜質(zhì)、氧空位 (VO) 和鎵空位 (VGa) 的能級(jí)。氧空位是導(dǎo)帶（EC）下方 超過1 eV的深施主，而鎵空位是價(jià)帶（EV）上方 超過1 eV的深施主 [50,51]。這些空位對(duì)傳導(dǎo)沒有貢獻(xiàn)，只是起到摻雜補(bǔ)償?shù)淖饔?。通過 DFT 發(fā)現(xiàn)的淺施主包括 SiGa(I)（GaI 位點(diǎn)中的Si雜質(zhì)）、GeGa(I)、SnGa(II)、ClO(I) 和 FO(I)，其能級(jí)非常接近 EC [52]；然而，實(shí)驗(yàn)中使用的供體大多是Si、Sn和 Ge [53,54]。N、Sr、Zn、Cd、Ca、Be、Mg 和 Fe 等受體雜質(zhì)的能級(jí)都比 EV 高出 1.3 eV 以上，這表明不可能進(jìn)行 p 型摻雜，這也是β-Ga₂O₃器件發(fā)展的挑戰(zhàn) [50,55]。深受主用于形成高阻半絕緣層。

利用隨溫度變化的霍爾和電導(dǎo)率測(cè)量值計(jì)算出MBE、LPCVD、CZ 和 EFG 樣品中 Si 和 Ge 的施主能級(jí)在 EC 以下 15 到 31 meV 之間，表明為淺施主，而 Mg 和 Fe 的施主能級(jí)分別位于 EC-0.86 eV 和 EC-1.1 eV [53]。當(dāng)載流子濃度接近 10¹⁵cm^-3 時(shí)，遷移率隨載流子濃度關(guān)系的變化預(yù)計(jì)在 250 cm²V^-1s^-1 處趨于平緩，當(dāng)載流子濃度超過 10¹⁷cm^-3時(shí)，遷移率會(huì)顯著下降（圖 2）[31]。

圖 2.各種晶體和薄膜技術(shù)生長(zhǎng)的β-Ga₂O₃層中，硅、錫和 鍺摻雜的電子遷移率與載流子濃度的關(guān)系。經(jīng)許可改編自 Chen 等人 [31] © 2023 John Wiley & Sons。

雖然使用常規(guī)方法無法實(shí)現(xiàn) p 型摻雜，但一些研究小組已經(jīng)觀察到了當(dāng)補(bǔ)償供體減少時(shí)空穴更容易傳導(dǎo) [56]。通過使用兩性鋅摻雜降低載流子的平均自由程，薄膜 β-Ga₂O₃的 p 型電導(dǎo)率達(dá)到了 13.2 MV cm^-1的超高擊穿場(chǎng)強(qiáng)，超過了β-Ga₂O₃的理論擊穿場(chǎng)強(qiáng) [57]。另一種在高 n 型電導(dǎo)率和 p 型電導(dǎo)率之間進(jìn)行調(diào)節(jié)的技術(shù)是控制 H 的摻入，在 H 直接擴(kuò)散后，觀察到p 型電導(dǎo)率的受主態(tài)高于EV 42 meV，而在氧氣中退火填充氧空位后觀察到n 型電導(dǎo)率的施主態(tài)低于EC 20 meV [58]。

3. β-Ga₂O₃ FET 設(shè)計(jì)

下文回顧了許多當(dāng)前的場(chǎng)效應(yīng)晶體管設(shè)計(jì)，包括其結(jié)構(gòu)、溝道材料、襯底材料、歐姆接觸形成和柵極電介質(zhì)。此外，還討論了它們的工藝步驟、使用案例、優(yōu)點(diǎn)和缺點(diǎn)。下表比較了用于 D 型大功率（表 2）、E 型大功率（表 3）和 D-/E 型射頻應(yīng)用（表 4）的多種不同器件設(shè)計(jì)。表 4 還包括成熟的 GaN HEMT 和新興氫端金剛石 HEMT 的射頻性能，以說明其他材料系統(tǒng)與 β-Ga₂O₃的性能差異。

表 2. D 型大功率場(chǎng)效應(yīng)晶體管的性能比較。

表 3. E 型大功率場(chǎng)效應(yīng)晶體管的性能比較。

表 4. D/E 型射頻場(chǎng)效應(yīng)晶體管的性能比較。

3.1

β-Ga₂O₃ FET 結(jié)構(gòu)

3.1.1. MESFET 和δ摻雜

圖 3a 中的金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管 (MESFET) 由 Higashiwaki 等人制造，它是第一個(gè)被證實(shí)的單晶 β-Ga₂O₃晶體管 [101]。Rajan 小組隨后報(bào)告的許多 MESFET 都采用了δ摻雜技術(shù) [60,88,102-106]。Krishnamoorthy 等人 [102] 于 2017 年首次開發(fā)了δ摻雜技術(shù)，試圖在 PAMBE 外延層生長(zhǎng)過程中改善硅摻雜。硅源迅速氧化，降低了 β-Ga₂O₃中的硅摻雜水平，產(chǎn)生了摻雜尖峰。每間隔 1 分鐘對(duì)硅快門進(jìn)行 1 秒鐘的脈沖處理，可去除氧化物，并產(chǎn)生具有 UID 間隔的均勻高摻雜區(qū)域（圖 3b），從而產(chǎn)生了用于 β-Ga₂O₃器件的δ摻雜方法。這就產(chǎn)生了二維電子氣 (2DEG)、高電子遷移率晶體管 (HEMT) 行為，提高了載流子面濃度和遷移率，并降低了接觸電阻和面電阻。與 MOSFET 相比，MESFET 的這些改進(jìn)和更低的柵極電容使δ摻雜的 MESFET 更適合射頻應(yīng)用。在 "再生層 "一節(jié)中討論的再生歐姆接觸是δ摻雜 FET 達(dá)到 2DEG 所必需的，因?yàn)樗?UID β-Ga₂O₃所包圍。Rajan 小組利用再生觸點(diǎn)、柵極連接場(chǎng)板 (GFP) 和柵極長(zhǎng)度 (LG) 低至 120 nm 的高比例 T 型柵極結(jié)構(gòu)制造了δ摻雜的 MESFET，以改善其低頻和高頻性能，其 BFOM 值為 118 MW cm^-2 [60]，遷移率為 95 cm2 V^-1s^-1 [104]，電流增益截止頻率 (fT) 為 27 GHz（圖 3c）[88]。3.1.5 節(jié)和 3.1.7 節(jié)還分別討論了 GFP 和 T 型柵極結(jié)構(gòu)。

圖 3. (a) 2013 年報(bào)道的首個(gè) MESFET。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [101]。(b) 快門脈沖方案和摻雜變化，顯示交替的 UID 層和均勻摻雜層。轉(zhuǎn)自 [102]。© 日本應(yīng)用物理學(xué)會(huì)。經(jīng) IOP 出版有限公司許可轉(zhuǎn)載。保留所有權(quán)利。(c) 具有高截止頻率和最高頻率的高比例δ摻雜 T 型柵極。© (2019) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [88]。(d) 具有低溫/高溫生長(zhǎng)層的三柵 MESFET，具有超高遷移率和可忽略的 I-V 回滯。© (2022) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [63]。

Bhattacharyya 等人報(bào)道了高性能、非δ摻雜的橫向 MESFET，他們結(jié)合使用了可實(shí)現(xiàn) 8.3 × 10^-7 Ω cm² 低接觸電阻率的再生歐姆觸點(diǎn) [107]、Vbr 高達(dá) 4. 4 kV 的 GFP [108,109]，以及由變溫 MOCVD 生長(zhǎng)層包圍的鰭狀溝道設(shè)計(jì)，實(shí)現(xiàn)了 184 cm2 V^-1s^-1 的遷移率、可忽略的回滯和 0.95 GW cm-2 的 BFOM 值 [63]。Al₂O₃和 SiNx 等鈍化層也可用于改善低頻 BFOM 值 和高頻的黃氏材料優(yōu)值 (HMFOM)[63,66]。目前報(bào)道的最高擊穿電壓為 10 kV的場(chǎng)效應(yīng)晶體管，采用具有 T 型柵極結(jié)構(gòu)、源極連接場(chǎng)板 (SFP)、SiNx 鈍化、氧退火 (OA)、硅離子注入、溝道區(qū)周圍 UID 緩沖層以及用于器件隔離的 B 植入的MESFET 設(shè)計(jì)實(shí)現(xiàn)的[59]。這些器件改進(jìn)將在后面的章節(jié)中詳細(xì)討論。

3.1.2. 自對(duì)準(zhǔn)柵（SAG）場(chǎng)效應(yīng)晶體管

自對(duì)準(zhǔn)柵（SAG）場(chǎng)效應(yīng)晶體管設(shè)計(jì)是一種眾所周知的工藝，其開發(fā)目的是通過減小源極-柵極間距（LSG）來降低串聯(lián)電阻和擴(kuò)大器件規(guī)模，從而從根本上消除源極-柵極接入?yún)^(qū)。最早由 AFRL 開發(fā)的 β-Ga₂O₃ SAG FET 是通過使用等離子體輔助原子層沉積 (PA-ALD) 方法首先沉積 Al₂O₃柵極電介質(zhì)來設(shè)計(jì)的，它起到離子注入帽的作用。為了保護(hù)柵極和漂移區(qū)，還圖案化了能承受高離子活化溫度的 W 或 W/Cr 難熔金屬柵極。然后，通過硅離子注入法對(duì)源柵和漏柵接入?yún)^(qū)進(jìn)行高深度摻雜，并在 N2 環(huán)境下900 ?C快速退火 (RTA) 2 分鐘 [89,110]。然后通過反應(yīng)離子蝕刻 (RIE) 從漂移區(qū)蝕刻?hào)艠O金屬，形成歐姆觸點(diǎn)（圖 4a）。在這些器件中測(cè)得接觸電阻 (RC) 低至 1.5 Ω mm，面電荷密度 (ns) 為 4.96 × 10¹²cm^-2，霍爾遷移率為 48.4 cm²V^-1s^-1[110]。據(jù)報(bào)道，這些早期的 SAG FET 的射頻負(fù)載牽引連續(xù)波 (CW) 功率測(cè)量結(jié)果顯示，在 1 GHz 頻率下，其輸出功率 (Pout)、換能器增益 (GT) 和功率附加效率 (PAE) 分別高達(dá) 715 mW mm^-1、13 dB 和 23.4%（圖 4a）[89,111]。

最近一種 PAMBE 生長(zhǎng)的δ摻雜 SAG FET 結(jié)構(gòu)采用了δ摻雜、原位 Ga 刻蝕柵極凹槽和原位 Al₂O3 柵極介質(zhì)生長(zhǎng)技術(shù)，實(shí)現(xiàn)了低于 100 nm 的源柵和柵漏接入?yún)^(qū)[61]。首先生長(zhǎng) 30 nm 的摻鎂層以補(bǔ)償基底/外延界面上的硅雜質(zhì)，再生長(zhǎng) 500 nm 的 UID 緩沖層。然后，生長(zhǎng)兩個(gè)相距 5 nm 的 δ摻雜層、另一個(gè) 40 nm 的 UID 層和一個(gè) 45 nm 的 n++ 覆蓋層。n++ 覆蓋層可替代離子注入，從而實(shí)現(xiàn) SAG。SAG 制造工藝（圖 4b）始于歐姆接觸制備和 等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)的SiNx，并進(jìn)行圖案化處理以暴露柵極區(qū)域。將樣品放入 MBE 系統(tǒng)，在 550 ?C 的基底溫度和 1.5 × 10^-7 Torr的鎵流量氛圍下對(duì) n++ 覆蓋層進(jìn)行原位鎵蝕刻。在 600 ?C 的溫度下去除鎵液滴，然后在 400 ?C 的溫度下原位沉積 10 nm 的 Al₂O₃。采用共形非原位 ALD 方法在柵極和側(cè)壁區(qū)域均勻沉積 60 nm 的 Al₂O₃。Al₂O₃的各向異性 RIE 和各向同性 BOE 濕蝕刻將柵極和側(cè)壁介電層厚度分別減小到 20 nm 和 50 nm。對(duì)于本征 β-Ga₂O₃基底面上的橫向場(chǎng)效應(yīng)晶體管來說，其性能優(yōu)于先前的 SAG 場(chǎng)效應(yīng)晶體管，其源極-柵極接入電阻為 1.3 Ω mm，ns 為 2.8 × 10¹³cm^-2，遷移率為 65 cm²V^-1s^-1，其直流和脈沖漏極電流峰值分別達(dá)到了創(chuàng)紀(jì)錄的 560 mA mm^-1 和 895 mA mm^-1。由于柵極電介質(zhì)質(zhì)量較差或界面上鎵滴殘留，該 FET 表現(xiàn)出較高的柵極漏電流和較低的電流開/關(guān)比。如圖 4b 中紅色虛線所示，在直流測(cè)量中觀察到漏極電流的下降，表明存在過度的自發(fā)熱。盡管SAG FET 的應(yīng)用尚未轉(zhuǎn)嫁到垂直器件中，但仍有望提高低頻和高頻的工作性能。

圖 4. (a) SAG FET 采用難熔金屬W作為柵極 和硅離子注入技術(shù)進(jìn)行自對(duì)準(zhǔn)，LSG 為 0 µm。圖中繪出了射頻 Pout、GT 和 PAE 與 輸入功率在1 GHz頻率時(shí) 的函數(shù)關(guān)系。轉(zhuǎn)載自 [89]。CC BY 4.0。(b) 通過使用生長(zhǎng)的 n++ 覆蓋層替代離子注入，實(shí)現(xiàn)了 SAG 工藝。高柵極漏電流和低開/關(guān)比表明，由于沉積過程或界面上殘留的 Ga 液滴，電介質(zhì)存在漏電流。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [61]。

3.1.3. 溝槽/凹柵 FET

另一種場(chǎng)效應(yīng)晶體管設(shè)計(jì)由 AFRL 于 2017 年首次實(shí)現(xiàn)[90]，即溝槽或凹柵設(shè)計(jì)，可將器件縮小到亞微米柵極長(zhǎng)度，從而提高射頻性能。文獻(xiàn)[90] 中的場(chǎng)效應(yīng)晶體管是在 180 nm 的n+ 溝道層上制作的，溝道層上有一個(gè)通過 MOVPE 生長(zhǎng)的25 nm 的n++ 歐姆覆蓋層。歐姆接觸形成后，對(duì) n++ 覆蓋層進(jìn)行蝕刻，并通過 PECVD 沉積 200 nm 的 SiO₂ 作為鈍化層和場(chǎng)板電介質(zhì)。在 SiO₂層上繪制出 0.7 µm 的柵極區(qū)域，并通過 RIE 蝕刻到外延層的近一半位置，然后采用ALD方法沉積 Al₂O₃層作為柵極介電質(zhì)，并進(jìn)行鎳/金柵極疊層蒸發(fā)和互連器件蒸發(fā)（圖 5a）。測(cè)得的截止頻率（fT）和最大振蕩頻率（fMAX）分別為 3.3 GHz 和 12.9 GHz [90]。

盡管E 型場(chǎng)效應(yīng)晶體管有助于降低離態(tài)功率損耗；然而，由于 p 型摻雜缺乏、空穴有效質(zhì)量大以及空穴自俘獲等原因，在 β-Ga₂O₃中很難制備出 E 型場(chǎng)效應(yīng)晶體管。凹柵極方法是早期用于實(shí)現(xiàn) E 型操作的少數(shù)幾種方法之一，它通過蝕刻溝道區(qū)域，使剩余溝道因氧化物/外延和外延/基底界面的能帶彎曲而完全耗盡 [112,113]。Chabak 等人[80] 研究了 200 nm 的摻硅 5.5 × 10¹⁷cm^-3外延層 的能帶彎曲是由于 SiO₂/β-Ga₂O₃界面的 5.5 × 10¹²cm^-2 表面態(tài)造成的，他們注意到大約 100 nm 的耗盡，以及 34 nm 的耗盡是由于摻鐵襯底造成的。由于柵極凹進(jìn)了 140 nm，實(shí)現(xiàn)了閾值電壓（Vth）為 +2 V 的 E 型場(chǎng)效應(yīng)晶體管（圖 5b）。據(jù)報(bào)道，外延層厚度為 200 nm、蝕刻深度為 180 nm、LG 為 2 µm 的 E 型凹柵極場(chǎng)效應(yīng)晶體管也具有很高的開關(guān)特性，其開/關(guān)馳豫時(shí)間為 4.0 ns/11.8 ns，上升/下降時(shí)間為 24.6 ns/82.2 ns（圖 5c）。下降時(shí)間較長(zhǎng)的原因是電子遷移率低和從界面態(tài)放電的速度慢。雖然開關(guān)損耗會(huì)隨著開關(guān)速度的提高而降低，但高導(dǎo)通電阻（Ron）（根據(jù)圖 5c 頂部圖中VDS≈5 V 確定）會(huì)導(dǎo)致高導(dǎo)通功率損耗，這可能比開關(guān)損耗更具限制性 [114]。許多溝道場(chǎng)效應(yīng)晶體管都會(huì)出現(xiàn)高導(dǎo)通電阻（Ron）和功率損耗增加的現(xiàn)象；不過，通過加入 SAG 進(jìn)一步擴(kuò)大 LG 范圍，可以降低溝道電阻的影響。

圖 5. (a) 首次報(bào)道的具有亞微米級(jí) LG 的凹柵 FET。經(jīng)授權(quán)轉(zhuǎn)載自 [90]。(b) 首個(gè) E 型凹柵極場(chǎng)效應(yīng)晶體管及相應(yīng)的傳輸和輸出曲線。© (2018) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [80]。(c) 凹柵極橫向場(chǎng)效應(yīng)晶體管的開關(guān)特性，其中導(dǎo)通馳豫時(shí)間 td(on) 被定義為 0.1Vgs 和 0.1Ids 之間的時(shí)間。同樣，td（關(guān)）是 0.9Vgs 和 0.9Ids 之間的時(shí)間。類似地，上升時(shí)間 tr 是 0.1Ids 到 0.9Ids 之間的時(shí)間，下降時(shí)間 tf 是 0.9Ids 到 0.1Ids 之間的時(shí)間。© (2019) IEEE. 經(jīng)授權(quán)轉(zhuǎn)載自 [114]。

關(guān)于 E 型凹柵極場(chǎng)效應(yīng)晶體管中摻雜和凹進(jìn)深度的影響，已有各種 TCAD 研究報(bào)告。不同溝道厚度（外延厚度-凹槽深度）下的能帶變化、電子濃度和 Vth 如圖 6a 所示。在柵極和漏極偏壓為零時(shí)，由于氧化物/外延層 和襯底/外延層 的耗盡作用，當(dāng)溝道厚度降到 80 nm 以下時(shí)，電子濃度迅速下降，在 50 nm 時(shí)降到≈108 cm^-3。75 nm 溝道的閾值電壓接近 0 V，而 50 nm 溝道的閾值電壓增加至 +4 V [115]。降低溝道層中的摻雜濃度可同時(shí)降低漏極峰值電流和提高 Vth，因此 1 × 10¹⁶cm^-3的摻雜濃度會(huì)導(dǎo)致 E 型行為（圖 6b）。從 I-V 傳輸曲線上看，凹槽深度越大（溝道厚度越?。?，Vth 值從≈-50 V 增加到接近 0 V，但 I-V 輸出曲線上的漏極電流卻減小了（圖 6b）[116]。然而，在高 VGS 和 VDS 條件下，漏極電流幾乎相等，這表明凹槽深度對(duì)漏極電流峰值的實(shí)際影響很小。圖 6c [117]顯示了一種略有不同的溝槽場(chǎng)效應(yīng)晶體管設(shè)計(jì)，它使用了不同摻雜的本體和外延漂移層，以及貫穿整個(gè)漂移層的凹槽。從漂移層摻雜量為 3 × 10¹⁷cm^-3、主體摻雜量從 1 × 10¹³ 到 1 × 10¹⁷cm^-3不等的 I-V 傳輸曲線來看，只有當(dāng)主體摻雜量為 1 × 10¹⁵cm^-3或更低時(shí)才能實(shí)現(xiàn) E 型操作，摻雜濃度越高，電流越大，Vth 反向值越大。在 VGS 為 0 V、NBody 為 1 × 10¹⁵cm^-3和 NDrift 為 3 × 10¹⁷cm^-3 時(shí)的電子濃度二維視圖（圖 6c）顯示，由于氧化物/本體界面的能帶彎曲導(dǎo)致本體層完全耗盡，因此通常處于關(guān)閉狀態(tài)。

圖 6：（a）費(fèi)米能級(jí)、Vth 和電子濃度隨溝道厚度變化的凹柵 FET 的TCAD 模型研究。轉(zhuǎn)載自 [115]；采用知識(shí)共享署名 (CC BY) 許可協(xié)議進(jìn)行許可。(b) Vth 和電流密度隨摻雜和凹槽深度變化的凹柵 FET 的TCAD 模型研究。轉(zhuǎn)載自 [116]，版權(quán)（2023 年），經(jīng) Elsevier 許可。(c) 一種新穎的凹柵 FET 設(shè)計(jì)，具有不同的主體層和漂移層，凹槽完全穿過漂移層。體摻雜對(duì) E/D 型操作的影響，以及低摻雜時(shí)通過體層的能帶彎曲二維截面圖。轉(zhuǎn)載自 [117]。cc by 4.0.

3.1.4. 鰭式場(chǎng)效電晶體

第一個(gè) FinFET 結(jié)構(gòu)是 Chabak 等人在 2016 年設(shè)計(jì)的橫向器件，采用電感耦合等離子體 (ICP) 過度蝕刻到襯底上，形成薄薄的 300 nm 三角形鰭片作為溝道（圖 7a）[113]。柵極導(dǎo)致的溝道耗盡實(shí)現(xiàn)了 E 型操作，I-V 傳輸曲線如圖 7a 所示。圖 7a 中紅色曲線所示的襯底傳導(dǎo)是襯底表面未獲補(bǔ)償?shù)妮d流子造成的。Hu 等人制造了各種垂直單鰭 E 型場(chǎng)效應(yīng)晶體管[118-120]，其電流密度達(dá)到 1 kA cm^-2，Vbr 為 1.6 kV，亞閾值斜率（SS）低至 80 mV dec^-1，界面陷阱態(tài)密度（Dit）大于 6 × 10¹¹cm^-2eV^-1。

據(jù)觀察，界面陷阱通過耗盡溝道降低了場(chǎng)效應(yīng)遷移率和電流密度，并通過加劇漏極誘導(dǎo)的勢(shì)壘降低（DIBL）限制了擊穿 [118]。后來，Li 等人制造出了單鰭和多鰭 E 型場(chǎng)效應(yīng)晶體管，單鰭/多鰭電流密度為 2 kA cm^-2/230 A cm^-2，Ron,sp 為 35.2 mΩ cm²/25.2 mΩ cm²，BFOM 為 172 MW cm^-2/280 MW cm^-2，鰭寬 (Wfin) 為 0.15 µm。多鰭場(chǎng)效應(yīng)晶體管的另一個(gè)優(yōu)點(diǎn)是，與單鰭場(chǎng)效應(yīng)晶體管不同，電流擴(kuò)散不會(huì)大幅改變有效面積，從而使 BFOM 和 Ron,sp 不那么模糊。制造過程是在導(dǎo)電襯底上采用HVPE方法生長(zhǎng)的 摻雜量為 2 × 10¹⁵cm^-3的10 µm 外延層上進(jìn)行的。首先，在 1000 ?C 下對(duì)外延層進(jìn)行硅離子注入并激活，以形成源極歐姆接觸，然后通過電子束光刻和干法蝕刻形成亞微米級(jí)鰭狀通道。在背面沉積了鈦/金疊層作為漏極觸點(diǎn)，并使用ALD 方法沉積35 nm 的Al₂O₃作為柵極電介質(zhì)。

濺射鉻柵極金屬，采用 SAG 工藝進(jìn)行圖案化處理，使其與ALD-Al₂O₃的間距為120 nm。最后，濺射鈦/鋁/鉑疊層，形成源極和與源極連接的場(chǎng)板。在氮?dú)狻?350 ?C 條件下退火 (PDA) 前后對(duì)器件進(jìn)行了測(cè)量，結(jié)果顯示器件有了顯著改善（圖 7b）[81]。研究表明，隨著 Wfin 和 ND 的增加，Vth 會(huì)顯著降低（圖 7c），從而為正常關(guān)斷器件提供了一個(gè)小窗口。前面提到的 鰭式FET 是在 Wfin 小于 0.5 µm 和 ND 低于 1 × 10¹⁶cm-3 的條件下制造的，因此 Vth 值為正。由于在外延生長(zhǎng)過程中很難將硅摻雜到 3 × 10¹⁵ 以下，因此在 HVPE 生長(zhǎng)過程中通過氮摻雜 1 × 10¹⁶cm^-3 的電阻層可以顯著降低 Vth 對(duì) Wfin 的依賴性，并在 Wfin 高達(dá) 2 µm 時(shí)實(shí)現(xiàn)常斷操作（圖 7c）[121]。

圖 7：(a) 橫向 E 型 鰭式FET 和轉(zhuǎn)移曲線，以及觀察到的半絕緣襯底自由載流子導(dǎo)致的襯底傳導(dǎo)。轉(zhuǎn)載自 [113]。CC BY 4.0。（b）垂直多鰭 FET 的橫截面。通過 PDA 顯著改進(jìn)的單鰭 FET的I-V 曲線以及多鰭 FET 的 I-V 曲線。© (2019) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [81]。(c) 氮摻雜減輕了 Vth 對(duì) Wfin 的依賴性，并在大 Wfin 時(shí)保持 E 型操作。© 日本應(yīng)用物理學(xué)會(huì)。經(jīng) IOP 出版有限公司許可轉(zhuǎn)載。保留所有權(quán)利。

盡管大多數(shù)垂直 鰭式FET 是在 (001) 基底面上制造的，但也有報(bào)道稱在 (100) 方向基底上制造的垂直 鰭式FET 有可能減少內(nèi)在生長(zhǎng)缺陷 [122]。如第 3.1.1 節(jié)所述，使用高/低溫 MOCVD 生長(zhǎng)技術(shù)，橫向三柵極 鰭式FET 也實(shí)現(xiàn)了高射頻性能 [91]、0.95 GW cm^-2的高 BFOM 值和 184 cm²V^-1s^-1 的遷移率 [63]。

高選擇性濕蝕刻技術(shù)--金屬輔助化學(xué)蝕刻（MacEtch）是一種極具吸引力的無損傷蝕刻技術(shù)，可替代 鰭式FET 制造中通常使用的干蝕刻技術(shù)[123]。有關(guān) MacEtch 技術(shù)和化學(xué)反應(yīng)的更多詳情，請(qǐng)參閱參考文獻(xiàn)[124]。最近有報(bào)道稱，通過 MacEtch 技術(shù)制造的橫向 鰭式FET（圖 8a）的長(zhǎng)寬比為 4.2:1，Ron,sp 為 6.5 mΩ cm²，BFOM值 為 21 MW cm^-2[125]。從[102]方向 90? 取向的 鰭式FET 上測(cè)得的最低 SS、Vth 和回滯分別為 87.2 mV dec^-1、-6.9 V 和 24 mV（圖 8a）。先前的研究表明，垂直于 [102] 方向的鰭片具有最垂直的側(cè)壁和最低的 Dit（2.73 × 10¹¹cm^-2eV^-1）[126]。在高達(dá) 298 ?C 的高溫條件下對(duì)這些 鰭式FET 進(jìn)行的直流 I-V 測(cè)量（圖 8b）顯示，閉態(tài)電流不斷增加，開/關(guān)比降低，這歸因于從源極到漏極的熱離子發(fā)射；由于柵極金屬/氧化物和氧化物/半導(dǎo)體界面上的捕獲/脫離，Vth 下降了≈20 V；回滯不斷增加，最高達(dá) 4.29 V，SS 最高達(dá) 1.35 V dec^-1，這表明界面或電介質(zhì)發(fā)生了熱降解[127]。

3.1.5. 柵極連接場(chǎng)板

眾所周知，場(chǎng)板可以通過降低電極邊緣附近的峰值電場(chǎng)來改善器件擊穿。柵極連接場(chǎng)板（GFP）延伸到柵漏接入?yún)^(qū)，而大部分壓降都發(fā)生在該區(qū)域，從而 "擴(kuò)散 "了電場(chǎng)。Wong 等人使用 SiO₂ 作為 場(chǎng)板電介質(zhì)，首次報(bào)道了 β-Ga₂O₃ GFP FET（圖 9a）。圖 9a 顯示了在不同場(chǎng)板高度 hFP 和場(chǎng)板與漏極長(zhǎng)度 LFP,D 下，柵極漏極邊緣（上圖中的符號(hào) x 表示）和 FP 漏極邊緣（下圖中的符號(hào) * 表示）的峰值電場(chǎng) TCAD 仿真。增加 LFP,D 可以迅速減小柵極邊緣的電場(chǎng)，而對(duì) FP 邊緣的電場(chǎng)影響不大。然而，隨著 hFP 的增加，柵極邊緣的電場(chǎng)會(huì)上升，而 FP 邊緣的電場(chǎng)會(huì)下降，這表明 hFP 有一個(gè)理想的窗口 [128]。

圖 8. (a) 通過 MacEtch 工藝制造的 鰭式FET 及其 TEM 圖像。圖中顯示了 I-V 曲線以及 SS 和回滯相對(duì)于 [102] 的溝道角度的依賴性。與 [102] 垂直的溝道顯示出最佳性能。(b) MacEtch 工藝制造的 鰭式FET 的 Vth、回滯、開/關(guān)比和 SS 的溫度依賴性。結(jié)果表明界面和/或電介質(zhì)存在熱降解。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [127]。

此后，又有其他二氧化硅 FP、聚合物鈍化的二氧化硅復(fù)合 FP 和二氧化硅鈍化的 SiNx FP 相繼問世[,92,108,109,129-131]，其中一些 FP 的擊穿電壓和 BFOM 值最高分別達(dá)到 8.56 kV 和 355 MW cm^-2。SiNx 因其介電常數(shù)較高而更適合擴(kuò)散電場(chǎng)，并能減輕最初在 AlGaN/GaN HEMT 中發(fā)現(xiàn)的虛柵效應(yīng)[132]，但也被認(rèn)為是 β-Ga₂O₃ FET 中電流分散[133]和串聯(lián)電阻增加[134]的可能機(jī)制。

圖 9.(a) GFP FET 橫截面，符號(hào) x 和 * 表示溝道中的峰值電場(chǎng)。符號(hào) x（上圖）和 *（下圖）的位置顯示了模擬擊穿電場(chǎng)與 LFP、D 和 hFP 的關(guān)系圖。© (2016) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [128]。(b) 采用復(fù)合 PECVD-SiO2/ALD-SiO2 GFP 和 SU8 鈍化以提高 Vbr 的場(chǎng)效應(yīng)晶體管。經(jīng)授權(quán)轉(zhuǎn)載自 [131]。(c) GFP FET 與(b)中的類似，但將 SU8 作為 FP 的一部分并進(jìn)行真空退火，從而提高了 Vbr 并降低了 Ron。© (2022)IEEE. 經(jīng)授權(quán)轉(zhuǎn)載自 []。

Singisetti 小組的 Zeng 等人使用了一種由厚度為 350 nm 的 PECVD-SiO₂組成的復(fù)合 FP，下面是密度更大、質(zhì)量更高的 50 nm ALD-SiO₂ 層，以改善擊穿性能 [129,130]。Singisetti 小組的 Sharma 等人隨后對(duì) GFP 設(shè)計(jì)進(jìn)行了改進(jìn)，在復(fù)合 FP 和 S/D 區(qū)域添加了聚合物 SU8 鈍化層，達(dá)到了報(bào)告的最高擊穿電壓 8.03 kV（圖 9b）和 8.56 kV（圖 9c）[,131]。高 Ron 導(dǎo)致低 BFOM值，但 FP 沉積前的真空退火使 Ron 下降了 10 倍，而 Vbr 變化不大（圖 9c）[]。

3.1.6. 源連接場(chǎng)板

源極連接場(chǎng)板 (SFP) 是另一種可行的 FP 策略，在這種策略中，源極金屬延伸到柵極之外，可以說是一種在柵極區(qū)域和柵極側(cè)旁的漏極更好的場(chǎng)擴(kuò)散方法 [135,136]。最早的一種 SFP FET 在 2019 年測(cè)出了 50.4 MW cm^-2 的 BFOM值（圖 10a）[137]。圖 10a 中的模擬電場(chǎng)剖面顯示了使用 SFP 時(shí)的場(chǎng)擴(kuò)散和峰值電場(chǎng)降低。T 型柵極結(jié)構(gòu)可與 SFP 結(jié)合使用，以進(jìn)一步管理電場(chǎng)，實(shí)現(xiàn)更高的 BFOM值，達(dá)到 277 MW cm^-2（圖 10b [65]），Vbr 達(dá)到創(chuàng)紀(jì)錄的 10 kV（圖 10c [59]）。

圖 10. (a) 帶有 SFP 的橫向 MOSFET 和TCAD電場(chǎng)模擬剖面圖，清晰顯示了場(chǎng)擴(kuò)散和電場(chǎng)峰值的整體降低。© (2019) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [137]。(b) 具有 SFP 和 T 型柵極結(jié)構(gòu)的 FET、擊穿 I-V 和基準(zhǔn)圖。© (2020) IEEE. 經(jīng)授權(quán)轉(zhuǎn)載自 [65]。(c) 采用 SFP、T-柵、氧退火 (OA) 和 Bimplantation 進(jìn)行器件隔離的場(chǎng)效應(yīng)晶體管。藍(lán)線/紅線代表 40/100 µm 的 LGD，實(shí)心/空心符號(hào)代表沒有/有 SFP?？捎^察到 10 kV 的擊穿電壓。© (2023) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [59]。

3.1.7. T 型柵極

如前所述，T 型柵極的獨(dú)特之處在于它不僅能改善場(chǎng)板結(jié)構(gòu)的擊穿效果[59,62]，還能在保持大橫截面的同時(shí)通過減小 LG 來改善薄溝道 FE 的射頻效果。這降低了柵極接入電阻，減少了電子傳輸時(shí)間，但不會(huì)降低噪聲系數(shù) [138]。圖 11a-e 顯示了各種 T 型柵極射頻場(chǎng)效應(yīng)晶體管結(jié)構(gòu)，其中包括帶有二氧化硅 FP 電介質(zhì)的凹柵極（圖 11a [139]）、帶有植入溝道的空氣 FP 電介質(zhì)（圖 11b,c [94,140]）、帶有Al₂O₃鈍化層的 MESFET（圖 11d [66]）以及帶有 SiNx 鈍化層的二氧化硅柵極電介質(zhì)（圖 11e [93]）。圖 11e 中的場(chǎng)效應(yīng)晶體管具有迄今為止最高的頻率 fmax=48 GHz 和 5.4 MV cm^-1 的高擊穿場(chǎng)強(qiáng)。圖 3b [88]中還討論并顯示了一個(gè) fT 為 27 GHz 的 T 型柵極 MESFET。采用 T 型柵極結(jié)構(gòu)的射頻場(chǎng)效應(yīng)晶體管必須使用高度縮放的 LG（通常在 100-300 nm 范圍內(nèi)），射頻性能才能達(dá)到峰值。

圖 11. 圖中顯示了各種射頻 T 型柵極場(chǎng)效應(yīng)晶體管。(a) 采用凹柵結(jié)構(gòu)的 FET。經(jīng) [139] 授權(quán)轉(zhuǎn)載。(b) FET 使用空氣作為 FP 電介質(zhì)。經(jīng) AIP 出版社授權(quán)轉(zhuǎn)載自 [140]。(c) FET 同時(shí)使用空氣 FP 電介質(zhì)和超薄植入溝道 [94]。(d) 采用 Al₂O₃ 表面和柵極金屬鈍化的場(chǎng)效應(yīng)晶體管。轉(zhuǎn)載自 [66]。CC BY-NC-ND 4.0。(e) 采用 SiNx 鈍化的 T 型柵極射頻場(chǎng)效應(yīng)晶體管，其最高頻率 fmax 和擊穿場(chǎng)強(qiáng)分別為 48 GHz 和 5.4 MV cm^-1。轉(zhuǎn)載自 [93]，經(jīng) AIP 出版社許可。

3.1.8. 絕緣體上的半導(dǎo)體 (SOI)

β-Ga₂O₃的另一個(gè)重要特性是各向異性的解理面，這使得 (100) 面很容易剝離成納米膜，類似于石墨烯。這使得在不同基底上制造β-Ga₂O₃器件，或與過渡金屬二鹵化物（s）等非常規(guī)材料進(jìn)行異質(zhì)結(jié)合變得更加簡(jiǎn)單。

2014 年首次報(bào)道了 SOI β-Ga₂O₃FET，將剝離的 β-Ga₂O₃層置于 p+ 硅晶片和熱生長(zhǎng)的285 nm 的二氧化硅作為柵極氧化物[141]。然后，通過背柵金屬和頂部源極/漏極歐姆接觸沉積，制造出 SOI FET。相應(yīng)的 I-V 曲線證明，通過機(jī)械剝離 β-Ga₂O₃可以產(chǎn)生通道。其他 p+ 背柵 SOI FET 的制造和研究見文獻(xiàn) [68,82,142-151]。與非 SOI FET 相比，SOI FET 的一個(gè)優(yōu)勢(shì)是可以用 β-Ga₂O₃晶圓制造更多的器件，因此可以更便宜、更容易地進(jìn)行傳輸、輻照、熱效應(yīng)等方面的研究。調(diào)節(jié) Vth 的方法多種多樣，如改變 β-Ga₂O₃溝道層厚度 [82,145]、氟等離子體 [147]、在背柵場(chǎng)效應(yīng)晶體管的溝道上添加 p 型材料（如 p-SnO）[85]，以及在頂柵場(chǎng)效應(yīng)晶體管上使用固定的背柵偏壓 (VBG)。采用 VBG 的頂柵 FET 顯示了跨導(dǎo)（gm）和 Vth 隨 VBG 的變化而變化，當(dāng) VBG ≈ 6 V 時(shí)，Vth 為 0 V（圖 12a）[152]。

其他關(guān)于缺陷對(duì)電流發(fā)散[148]、質(zhì)子輻照[144]、散射機(jī)制[153]的影響，以及通過不同導(dǎo)熱基底的熱管理來改進(jìn)器件的SOI FET研究已有報(bào)道 [71,73,154-159]。這些內(nèi)容將在 "AlN/GO"、"SiC/GO "和 "Diamond/GO "部分詳細(xì)討論。高性能的 SOI FET 也已經(jīng)實(shí)現(xiàn)，據(jù)報(bào)道，最高的遷移率達(dá)到 191 cm²V^-1s^-1（圖 12b [85]），電流密度高達(dá) 1.5 A mm^-1（圖 12c [68]），使用 -TaS2/β-Ga₂O₃異質(zhì)結(jié)的 SS 為 61 mV dec^-1，非常接近熱離子極限（圖 12d [160]），Vbr 高達(dá) 800 V [67]，BFOM 值為 100 MW cm^-2。SiC 上的β-Ga₂O₃ FET 采用離子切割技術(shù)實(shí)現(xiàn)了 100 MW cm^-2 的高 BFOM值，離子切割技術(shù)是在 SiC 上實(shí)現(xiàn)β-Ga₂O₃整合的一種新型異質(zhì)晶片技術(shù)[156,159]。

圖 12. (a) 采用 Vth 調(diào)制的 SOI FET，使用恒定的背柵電壓積聚或耗盡溝道，而頂柵用于控制該器件。© (2019) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [152]。(b) SOI FET 在溝道中使用浮動(dòng) p-SnO 層，獲得創(chuàng)紀(jì)錄的遷移率 191 cm2 V^-1s^-1 [85]。(c) SOI FET 采用 p++ 背柵，摻雜量為 8 × 10¹⁸cm^-3，測(cè)量電流達(dá)到創(chuàng)紀(jì)錄的 1.5 A mm^-1。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [68]。(d) 使用 TaS₂時(shí)， 高肖特基勢(shì)壘柵極的 SS 接近理想值 61 mV dec^-1。經(jīng) Kim 等人授權(quán)轉(zhuǎn)載 [160] © 2023 Wiley-VCH GmbH。

其他 SOI FET 將 β-Ga₂O₃納米膜與各種 p 型二維材料（如 WSe₂[161,162]、MoTe₂ [162] 和黑磷 (BP) [163]）及大功函數(shù)材料（如 NbS₂ 和 TaS₂）集成在一起，以改善 SS（61 mV dec^-1）和關(guān)態(tài)行為 [160]。雙柵極場(chǎng)效應(yīng)晶體管使用頂柵電介質(zhì)（如 HfO₂ [152]、h-BN [1]）和底柵電介質(zhì)（如 p-Si 晶圓上的 SiO₂），以改善柵極控制和 Vth 調(diào)整。在同一層上單片集成了頂部和底部石墨烯柵極，同時(shí)具有 E 型和 D 型場(chǎng)效應(yīng)晶體管，這是首次提到的具有 E 型和 D 型場(chǎng)效應(yīng)晶體管的 β-Ga₂O₃邏輯電路[165]。

3.1.9. 其他新型結(jié)構(gòu)

前幾節(jié)討論的大多數(shù)設(shè)計(jì)都是在β-Ga₂O₃器件的早期階段首次開發(fā)并反復(fù)改進(jìn)的。在 TCAD 仿真的幫助下，可以初步提出具有巨大潛力的新型結(jié)構(gòu)。最近提出的一種結(jié)構(gòu)（2022-2023 年）包括帶有自對(duì)準(zhǔn)溝槽垂直柵極的橫向場(chǎng)板 MOSFET（圖 13a [166]）。從源極到漏極的溝道從 UID β-Ga₂O₃緩沖層開始，在源極區(qū)域進(jìn)行離子注入。UlD 緩沖層將離子注入的源極與 n+ 水平溝道隔開，到達(dá)漏極。柵極的溝道部分落在 n+ 溝道下方，進(jìn)入 UID 緩沖層。占主導(dǎo)地位的溝道變成了垂直的 UID 部分，它是高度可控的，不受高分辨率光刻技術(shù)的限制。這種結(jié)構(gòu)已被提出用于 AlGaN/GaN HEMT，并證明能改善漏極電流和跨導(dǎo) [167]。類似的 β-Ga₂O₃器件采用了帶有 SiO2 FP 電介質(zhì)的 GFP，以提高溝道中的 Vbr 和電流均勻性。

圖 13. 尚未實(shí)現(xiàn)的新型 β-Ga₂O₃ FET 的 TCAD 仿真。(a) FP 自對(duì)準(zhǔn)溝槽垂直柵極，其 Vth 值根據(jù)進(jìn)入 UID 層的柵極溝槽厚度 tUID 而變化。© (2023) IEEE.經(jīng)授權(quán)轉(zhuǎn)載自 [166]。(b) 采用氣隙電介質(zhì)的 SFP，能更好地緩解器件邊緣的電場(chǎng)。經(jīng)授權(quán)轉(zhuǎn)載自 [168]，版權(quán)歸 Elsevier 所有 (2022)。(c) 帶有 2DEG 的 GAA FET 可改善 Pout 和 fT。(d) 使用 p-CuO2 的 npn HBT 能帶圖和電流增益，但受 p 氧化物帶隙、界面陷阱以及發(fā)射極和基極之間 CBO 的限制。轉(zhuǎn)載自 [170]。© IOP Publishing.許可轉(zhuǎn)載. 保留所有權(quán)利。

另一種建議的器件是帶有 SFP 的橫向 MOSFET，其中 FP 電介質(zhì)為空氣/SiNx，F(xiàn)P 在柵-漏漂移區(qū)與 SiNx 接觸（圖 13b [168]）。電場(chǎng)圖（圖 13b）顯示了器件 1（建議的器件）、含有 GFP 的器件 2 和沒有 FP 的器件 3。與器件 2 的 1.6 GW cm^-2 和器件 3 的 10⁶ MW cm^-2 相比，建議的器件具有更高的 BFOM值（≈2.2 GW cm^-2）。氣隙器件的電容 Cgd 和 Cgs 略高于非FP 器件，導(dǎo)致 BHFOM 值略低，但總體 JFOM 值大得多，達(dá)到 7.8 THz V。

柵極環(huán)繞（GAA）場(chǎng)效應(yīng)晶體管是另一種較新的10納米以下的硅基場(chǎng)效應(yīng)晶體管，但尚未在β-Ga₂O₃中實(shí)現(xiàn)。一種建議的 β-(AlGa)₂O₃/Ga₂O₃ GAA FP HEMT 模擬結(jié)果顯示，其 Pout 高達(dá) ≈22 kW，fT 為 2.4 GHz，體現(xiàn)了未來 GAA β-Ga₂O₃ FET 的潛力（圖 13c [169]）。

由于 β-Ga₂O₃缺乏 p 型摻雜和極低的空穴遷移率，大多數(shù)器件只能單極工作。不過，最近 采用TCAD 對(duì)使用 p 型氧化物的潛在 β-Ga₂O₃異質(zhì)結(jié)雙極晶體管 (HBT) 進(jìn)行了研究。使用 p-CuO₂ 的 npn 型結(jié)構(gòu)顯示出 HBT 行為和電流增益（圖 13d），但電流增益和擊穿電場(chǎng)都受到界面陷阱和 CuO₂ 低帶隙（2.1 eV）的嚴(yán)重限制 [170]。他們提到，其他p 型氧化物（如氧化鎳）同樣適用。還可以使用 (Al_xGa_1-x)₂O₃層作為發(fā)射極，以降低進(jìn)入基極的電子勢(shì)壘。對(duì)于未來的設(shè)計(jì)，他們提出了少數(shù)載流子傳輸、發(fā)射極-基極 CBO 以及界面陷阱態(tài)密度閾值的規(guī)范。

3.2

溝道和襯底材料

本節(jié)主要討論使用不同材料和工藝設(shè)計(jì)的 β-Ga₂O₃ FET，而不是上一節(jié)討論的 FET 結(jié)構(gòu)和圖案設(shè)計(jì)。

3.2.1. 電流孔徑垂直晶體管和 U 型溝槽 MOSFET

垂直型場(chǎng)效應(yīng)晶體管比橫向型場(chǎng)效應(yīng)晶體管更適合大功率應(yīng)用，因?yàn)樗鼈兊墓β拭芏雀?，體積更小，擊穿電壓與漂移層厚度成正比，而橫向器件的擊穿電壓與 LGD 成正比，犧牲了芯片面積。受 Si [171]、SiC [172] 和 GaN [173] 等器件的啟發(fā)，電流孔徑垂直晶體管 (CET) 使用電流阻斷層 (CBL) 來降低離態(tài)漏極電流并提高開/關(guān)比。CBL 既可以從漂移層包圍源極以實(shí)現(xiàn) E 型操作（圖 14a [83]），也可以留出一個(gè)開口/孔徑讓載流子進(jìn)入溝道。對(duì)于后一種類型，E 型/D 型取決于溝道的摻雜程度 [69,83,174-176]。僅溝道摻雜量 nch 在 5 × 10¹⁷到 1.5 × 10¹⁸cm-3 之間變化的 CET 在摻雜量為 5 × 10¹⁷ cm-3 時(shí)顯示出 E 型行為，而在其他摻雜量下則顯示出 D 型行為（圖 14b [174]）。改變孔徑長(zhǎng)度 Lap 會(huì)產(chǎn)生類似二極管的行為，隨著 Lap 的減小，導(dǎo)通電壓 Von 會(huì)增加，這可能是由于從 CBL 擴(kuò)散的缺陷產(chǎn)生了 10¹¹-10¹²cm^-2 的固定面電荷（圖 14c [176]）。最初使用的是 Mg2+ 離子注入的半絕緣 CBL，但由于在退火激活過程中 Mg 擴(kuò)散量較大，導(dǎo)致漏電流較高[175]。與鎂相比，氮在β-Ga₂O₃中的熱擴(kuò)散率要低得多 [177]，因此，通過 N2+ 離子注入形成的 CBL 層的漏電流較小 [69,174,176,178]。

圖 14.(a) 帶 CBL 環(huán)繞源的 E 型 CET 橫截面和傳輸 I-V 曲線。版權(quán)所有 (2022) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [83]。(b) 通過 nch 變化實(shí)現(xiàn)的 E/D 型 CET [174]。(c) 不同 Lap 的 CET 的 I-V 輸出曲線，顯示類似二極管的導(dǎo)通行為。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [176]。(d) 帶 CBL 的 U-MOSFET。轉(zhuǎn)自 [84]，經(jīng) AIP 出版社授權(quán)。

3.2.2. 氧退火

前幾節(jié)提到的氧退火（OA）可提高 n 型 β-Ga₂O₃的電阻率。其可能的機(jī)理是減少氧空位，因?yàn)檠蹩瘴黄鹬顚庸w的作用，從而增加受體補(bǔ)償 [180]。然而，由于單個(gè)晶胞中存在多個(gè) Ga 和 O 位點(diǎn)，以及高溫下可能發(fā)生的復(fù)雜置換，真正的機(jī)理仍存在一定的不確定性 [181,182]。人們首次觀察到 OA 能夠減少 UID 層造成的次級(jí)導(dǎo)電通道的影響，從而改善夾斷、輸出功率密度和高速性能 [95]。雖然有關(guān) OA FET 的報(bào)道很少，但未來加入 OA 的可能性很大（圖 10c）[59,84,183]。

3.2.3. 異質(zhì)結(jié)構(gòu)

?? 摻雜調(diào)制的 (AlxGa1-x)2O3/β-Ga₂O₃FET

(AlxGa1-x)2O3/β-Ga₂O₃（AlGO/GO）異質(zhì)結(jié)構(gòu)由于導(dǎo)帶偏移（CBO）≈0.6 eV 而在 AlGO/GO 接口附近觀察到載流子禁錮現(xiàn)象，因而受到了深入研究[184,185]。第一批調(diào)制摻雜 FET（MODFET）在兩個(gè) UID-AlGO 層之間使用了摻雜 Ge 的 AlGO 層，從而在 UID-β-Ga₂O₃ 下面產(chǎn)生了 2DEG [186]。然而，后來的大多數(shù) MODFET 在 AlGO 層中加入了δ摻雜，與 AlGO/GO CBO 一起在靠近 AlGO/GO 界面的 UID-β-Ga₂O₃ 內(nèi)部產(chǎn)生了二維電子氣。這避免了因 2DEG 層的摻雜物而導(dǎo)致的遷移率降低（圖 15a）[187,188]。與δ摻雜場(chǎng)效應(yīng)晶體管一樣，通常使用再生歐姆接觸來實(shí)現(xiàn) 2DEG 。

圖 15. (a) 顯示 2DEG 的帶狀圖截面，以及使用δ摻雜的 AlGO/GO MODFET 在室溫下高達(dá) 180 cm²V^-1s^-1 的測(cè)量遷移率。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [187]。(b) 雙異質(zhì)結(jié)構(gòu) MODFET 的橫截面。轉(zhuǎn)自 []，經(jīng) AIP 出版社授權(quán)。(c) 異質(zhì)結(jié)構(gòu) FET 橫截面。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [96]。

為了提高載流子濃度，我們采用了各種增強(qiáng)技術(shù)，例如具有 UID β-Ga₂O₃量子阱的雙異質(zhì)結(jié)構(gòu) MODFET（圖 15b []），以及減小間隔長(zhǎng)度（定義為 β-Ga₂O₃與 δ摻雜之間的距離，最小為 1 nm [190,191]）。2DEG 電荷密度通常在 1 × 10¹²-5 × 10¹²之間，而在雙異質(zhì)結(jié)構(gòu)、1 nm 間隔、高 K 柵極電介質(zhì) MODFET 中測(cè)得的最高電荷密度為 1.1 × 10¹³cm^-2 [79]。場(chǎng)板 [70] 和高 K 柵極電介質(zhì)已被證實(shí)可將擊穿提高到 5.5 MV cm^-1[79]。

MODFET 的一種改進(jìn)型產(chǎn)品被命名為異質(zhì)結(jié)構(gòu) FET (HFET)，它使用了重?fù)诫s的 AlGO 間隔層，而不是帶有 UID 間隔層的δ摻雜層（圖 15c）。電子束光刻技術(shù)將 LSG 縮小到 55 nm，降低了寄生電阻，報(bào)告的 fT 和 fmax 值分別接近歷史最高值 30 GHz 和 37 GHz，在高達(dá) 250 ?C 的溫度下射頻衰減極小 [96,97]。

?? 氮化鋁/氧化鋁

AlN 與 β-Ga₂O₃的 CBO 值≈1.7-1.86eV，極化誘導(dǎo)電荷更高，可產(chǎn)生 3 × 10¹³- 5 × 10¹³cm^-2 的更大 2DEG 濃度，因此有可能成為 AlGO/GO MODFET 的更好替代品 [192-194]。目前，AlN/β-Ga₂O₃ HEMT 還沒有制造出來，也沒有相關(guān)報(bào)道；但是，多個(gè) TCAD 仿真表明，這種 HEMT 有希望實(shí)現(xiàn)更高的頻率操作，fT 可高達(dá) 166 GHz，fmax 可高達(dá) 142 GHz [195-197]。AlN 的熱導(dǎo)率≈320 W m^-1K^-1[25]，在 AlN/Si 基底面上的 SOI MOSFET 中也研究了 AlN 對(duì) β-Ga₂O₃的散熱優(yōu)勢(shì)，結(jié)果顯示直流和脈沖 I-V 之間幾乎沒有電流發(fā)散（圖 16a [71]）。

?? 碳化硅/有機(jī)玻璃

SiC 具有 370 W m^-1K^-1的高熱導(dǎo)率，在與β-Ga₂O₃形成異質(zhì)結(jié)構(gòu)時(shí)主要用于散熱[25]。通過 TCAD 模擬，β-Ga₂O₃ FET 中的 p-SiC 取代了半絕緣襯底，峰值溫度降低了 100 ?C。通過增加碳化硅厚度和摻雜 β-Ga₂O₃來避免碳化硅過早擊穿，從而保持了較高的擊穿電壓和導(dǎo)通電流 [198,199]。已制造出的晶體管僅將碳化硅層用作散熱器（圖 16b）[72,159]，而其他晶體管則將 p-SiC 用作背柵[158]。圖 16b 顯示的是通過熔融鍵合形成的 SiC/β-Ga₂O₃復(fù)合 MOSFET [201]，與 β-Ga₂O₃襯底相比，SiC 襯底的溫升大大降低 [72]。

?? 金剛石/有機(jī)玻璃

金剛石的熱導(dǎo)率約為 2290 W m^-1K^-1，在所有半導(dǎo)體中即使不是最高的，也是最高的之一。因此，金剛石常用于大功率應(yīng)用中的散熱，如在 GaN 中展示的微通道冷卻機(jī)制 [5]。TCAD 模擬證實(shí)了使用納米晶金剛石 (NCD) 襯底比使用 β-Ga₂O₃或 SiC 襯底更有優(yōu)勢(shì) [202]。在 β-Ga₂O₃中，對(duì)金剛石襯底上的剝離納米膜和金剛石襯底上的多晶 β-Ga₂O₃ALD 生長(zhǎng)都進(jìn)行了熱研究，由于多晶 β-Ga₂O₃的熱導(dǎo)率較低，納米膜的熱邊界傳導(dǎo)性（TBC）更好 [157,203]。與藍(lán)寶石襯底上的類似器件相比，金剛石上的 SOI MOSFET 漏極電流高達(dá) 980 mA mm^-1，溫升降低了 60%（圖 16c）[73,154]。此外，一項(xiàng)關(guān)于各種器件熱冷卻方法的研究得出結(jié)論，就最低溫升和熱阻而言，性能最佳的解決方案包括從最靠近結(jié)點(diǎn)的頂部觸點(diǎn)冷卻器件（稱為結(jié)側(cè)冷卻），通過熱凸塊與金剛石載體進(jìn)行倒裝芯片異質(zhì)集成，以及熱導(dǎo)率為 400 W m^-1K^-1 的 NCD 鈍化（圖 16d 中標(biāo)注為 FC3）[204]。

圖 16. 使用氮化鋁、碳化硅和金剛石進(jìn)行的熱研究。(a) 比較直流和脈沖 I-V 時(shí)，AlN/Si 基底面上的 SOI FET 顯示出有效的散熱。轉(zhuǎn)載自 [71]。(b) SiC/GO 復(fù)合晶片 MOSFET 在高功率密度下溫度顯著降低。經(jīng)授權(quán)轉(zhuǎn)載自 [72]。美國(guó)化學(xué)學(xué)會(huì)版權(quán)所有，2023 年。(c) 采用金剛石襯底的 MOSFET，I-V 曲線與 FET 相比，其他襯底因自發(fā)熱而出現(xiàn)明顯的電流發(fā)散。轉(zhuǎn)載自 [73]。CC BY 4.0。(d) 器件級(jí)冷卻方法的模擬和比較。© (2019) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [204]。

3.3

源極和漏極歐姆接觸

本節(jié)介紹歐姆接觸的設(shè)計(jì)，包括降低接觸電阻和改善歐姆特性的金屬、工藝和技術(shù)。

3.3.1. 金屬和工藝

到目前為止，由于鈦的金屬功函數(shù)較低（≈4.3 eV），形成歐姆接觸的最常見金屬疊層是鈦/金或鈦/鋁/鎳/金[101,205]。在有關(guān) β-Ga₂O₃器件的最早報(bào)道中，BCl3 RIE 是在金屬蒸發(fā)和脫離后進(jìn)行的 [206]，但最近的報(bào)道則采用了在 N2 中于 400-500 ?C 溫度下進(jìn)行 1 分鐘的 RTA。對(duì) Ti/Au 界面反應(yīng)的綜合研究發(fā)現(xiàn)，Ti 和 Au 的相互擴(kuò)散以及與 β-Ga₂O₃部分晶格匹配的薄 Ti-TiOx 夾層是歐姆接觸形成的原因（圖 17a）[207,208]。此外，硅離子注入和 RIE 提高了鈦/金歐姆接觸的熱穩(wěn)定性并降低了電阻率 [209]。與 (010) 方向相比，鈦/金歐姆接觸在 (001) 和 (-201) 方向的性能更好，這可能是由于 (001) 和 (-201) 方向有更多的懸空鍵和更高的表面能[210]。

Yao 等人研究了各種金屬（如 Ti、In、Ag、Sn、W、Mo、Sc、Zn 和 Zr）形成歐姆接觸的能力，并得出結(jié)論：Ti/Au 在氬氣中于 400 ?C 溫度下 RTA 1 分鐘，可產(chǎn)生歐姆行為，接觸電阻最小 [211]。溫度在 500 ?C 以上時(shí)，鈦/金接觸會(huì)退化，電阻率會(huì)增加。銦的功函數(shù)為 4.1 eV，在氬氣中于 600 ?C 退火 1 分鐘后也顯示出歐姆行為，但由于其熔點(diǎn)較低而不實(shí)用。所有其他金屬都表現(xiàn)出偽歐姆或非歐姆行為，因此得出結(jié)論：在所用的九種金屬中，鈦/金是最理想的金屬疊層。

已發(fā)現(xiàn)能在β-Ga₂O₃上形成歐姆接觸的其他金屬有 Mg/Au，其功函數(shù)為 3.8 eV [212]。由于鎂氧化，電極電阻隨著退火溫度從 300 ?C 升至 500 ?C 而增加。在 300 ?C 和 500 ?C 溫度下退火 37 天后發(fā)現(xiàn)電流密度不一致，而在 400 ?C 溫度下則相同，這表明電極具有長(zhǎng)期穩(wěn)定性。為了耐高溫，在高摻雜（1 × 10¹⁹cm-3）β-Ga₂O₃上采用難熔金屬合金 TiW 歐姆接觸是可行的 [213]。

圖 17 (a) 形成有缺陷的 β-Ga₂O₃和 TiOx 層，實(shí)現(xiàn)歐姆接觸。轉(zhuǎn)載自 [207]；采用知識(shí)共享署名 (CC BY) 許可協(xié)議進(jìn)行許可。(b) 硅植入的有效摻雜與退火溫度的關(guān)系，以及在 950 ?C 退火后不同硅濃度的 I-V 曲線。轉(zhuǎn)載自 [214]。© 日本應(yīng)用物理學(xué)會(huì)。經(jīng) IOP Publishing Ltd. 許可轉(zhuǎn)載。保留所有權(quán)利。(c) 通過對(duì)再生層（TLM-A）和溝道層（TLM-B）的 TLM 測(cè)量，再生歐姆接觸降低了接觸電阻。轉(zhuǎn)載自 [107]。© 日本應(yīng)用物理學(xué)會(huì)。經(jīng) IOP Publishing Ltd. 許可轉(zhuǎn)載。保留所有權(quán)利。

3.3.2. 改進(jìn)

減小歐姆接觸電阻可改善低頻和高頻性能，因此是場(chǎng)效應(yīng)晶體管設(shè)計(jì)的關(guān)鍵組成部分。

?? 離子注入

硅離子注入是降低接觸電阻的首選技術(shù)，始于 2013 年 [214,215]，并已用于許多未來的 FET 設(shè)計(jì)中，以便在金屬蒸發(fā)之前在源極/漏極區(qū)域形成 n+ 層。在 β-Ga₂O₃中，離子注入是通過首先沉積厚覆蓋層和圖案化以暴露植入?yún)^(qū)域來實(shí)現(xiàn)的。其次，必須反復(fù)確定植入深度和劑量，然后進(jìn)行離子激活。在硅植入過程中，離子通常在 N2 中于 900-950 ?C 下激活 30 分鐘 [66,216]。圖 17b 顯示了退火溫度對(duì)硅離子注入濃度（從 10¹⁹ 到 10²⁰cm^-3）的影響，理想的溫度窗口在 900-1000 ?C。有些器件采用不同的植入步驟，植入更多導(dǎo)電區(qū)域或半絕緣摻雜劑（如 N 或 Mg），如 CBL 或某些 E 型 FET 制備過程中[112,128,174,175]。最近，研究人員利用 900 至 1200 ?C 的脈沖 RTA 對(duì) n+ 區(qū)域進(jìn)行了 Ge 離子注入，以激活摻雜劑。據(jù)報(bào)道，在 1100 ?C 時(shí)，最低接觸電阻率 (ρC)值為 4.8 × 10^-7 Ω cm²，但在表面粗糙度增加的同時(shí)，還觀察到離子的劇烈再分布現(xiàn)象 [217]。

?? 再生層

再生層是離子注入的一種替代方法，可避免高能離子和高退火溫度造成的損壞。再生長(zhǎng)層的制造過程概述如下：首先圖案化一個(gè)犧牲層（通常是二氧化硅），然后蝕刻二氧化硅和暴露在源極/漏極區(qū)域的部分外延層。然后將樣品放入生長(zhǎng)室，生長(zhǎng)出用于歐姆接觸蒸發(fā)的 n+ 層，接著對(duì)犧牲層進(jìn)行濕蝕刻，以去除源極/漏極區(qū)域外的再生層 [104,107-109,187,,218]。除了避免離子注入造成的損壞外，再生層還常用于δ摻雜 FET 或 MODFET 中的 2DEG 接觸。再生長(zhǎng)前的初始δ摻雜硅用于中和干蝕刻過程中摻入的任何可能損耗溝道的 F- 離子，使用轉(zhuǎn)移長(zhǎng)度法 (TLM) 確認(rèn)溝道具有低接觸電阻（圖 17c [107]）。最近有報(bào)道稱，使用高達(dá) 3.2 × 10²⁰ cm-3 的摻雜量，β-Ga₂O₃ 和 β-（Al_xGa_1-x）₂O₃ 的 ρC 值最低分別為 1.62 × 10^-7Ω cm²和 5.86 × 10^-6 Ω cm²[219]。

?? 中間層

在 WBG 半導(dǎo)體中，添加具有較低帶隙和/或較高摻雜濃度的中間層可以降低載流子進(jìn)出接觸的傳輸障礙。在 β-Ga₂O₃中，最常見的中間層是氧化銦錫（ITO）和氧化鋁鋅（AZO）。通過濺射沉積的 ITO 和 AZO 都被用于形成歐姆接觸。歐姆接觸是在 2 × 10¹⁷-3 × 10¹⁷ cm-3 摻雜濃度范圍內(nèi)的 β-Ga₂O₃外延層上形成的，ITO 的退火溫度分別為 900-1150 ?C 和 500-600 ?C[220,221]，AZO 為 400-600 ?C[222]。

?? 擴(kuò)散摻雜（自旋玻璃）

擴(kuò)散摻雜或玻璃自旋摻雜 (SOG) 是摻雜 β-Ga₂O₃和改善歐姆接觸電阻的最不常用方法之一。與典型的離子注入或再生長(zhǎng)方法相比，這種方法成本更低、制造工藝更簡(jiǎn)單，而且在激活過程中的擴(kuò)散和表面摻雜峰值更可預(yù)測(cè)，是歐姆接觸的理想選擇。該工藝首先將摻有錫的 SOG 旋涂在β-Ga₂O₃外延層上，然后在 1200 ?C、氮?dú)庵羞M(jìn)行 3-5 分鐘的 RTA 以激活摻雜劑，接著在緩沖氫氟酸（BFH）中浸漬 10 分鐘以去除 SOG 層。據(jù)報(bào)道，SOG 的 ρC 值低至 2.1 × 10^-5 Ω cm²，橫向 MOSFET 的峰值電流密度和跨導(dǎo)率也有所提高，熱穩(wěn)定性高達(dá) 200 ?C[223,224]。

3.4

柵極電介質(zhì)

3.4.1. 材料和工藝

柵極電介質(zhì)材料的選擇對(duì)于高性能的 β-Ga₂O₃ FET 至關(guān)重要。目前使用的主要材料是 (PA)-ALD Al₂O₃，因?yàn)樗哂?6.4-6.9 eV 的寬帶隙，同時(shí)具有阻擋電子和空穴的能力，而且成分與 β-Ga₂O₃相似 [225]。第一批 MOSFET 以及之前討論過的許多 MOSFET 都使用 Al₂O₃ 作為柵極電介質(zhì) [205,215]。雖然主要的沉積方法是 (PA)-ALD，但一些關(guān)于在 β-Ga₂O₃外延生長(zhǎng)后立即使用MOCVD原位生長(zhǎng)Al₂O₃的初步報(bào)告引起了人們的注意，這些研究測(cè)得了更低的界面缺陷密度和更高質(zhì)量的 Al2O3，從而改善了擊穿特性[226,227]。

第二種最常見的柵電介質(zhì)是二氧化硅，其優(yōu)點(diǎn)是帶隙較高，約為 9 eV，但介電常數(shù)較低，這對(duì)電場(chǎng)分布很重要，稍后討論。二氧化硅可通過 PECVD 或 ALD 方法沉積 [129,130]。

有報(bào)告稱，在 ALD 沉積前使用溶劑、O₂等離子體、食人魚和 BHF 進(jìn)行表面清潔，并在 250 ?C 原位進(jìn)行成型氣體沉積后退火 (PDA) [228]，以及僅使用溶劑 [229] 或同時(shí)使用溶劑和食人魚清潔 [230] 的 SiO₂，均可獲得較低的缺陷密度。

3.4.2 p 型柵極

最近研究的柵極電介質(zhì)是 p 型材料。主要使用的材料有 p-NiO、p-GaN 和 p-SnO。p 型柵極場(chǎng)效應(yīng)晶體管被稱為異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管 (HJ-FET)，它的獨(dú)特之處在于，在提供垂直溝道耗盡以實(shí)現(xiàn)夾斷的同時(shí)，還能通過柵極和溝道之間的 pn 結(jié)提高 Vbr。這使得溝道區(qū)域更厚、摻雜程度更高，從而在不降低 Vbr 的情況下實(shí)現(xiàn)更大的電流和更低的Ron。

?? p-NiO

P型NiO 具有 3.7-4.0 eV 的寬帶隙和 10¹⁶-10¹⁹cm^-3 范圍內(nèi)的可控 p 型摻雜，作為 pn 異質(zhì)結(jié)的候選材料備受關(guān)注。此外，最近在 p-NiO/n-β-Ga₂O₃異質(zhì)結(jié)二極管上，β-Ga₂O₃的BFOM值的最高記錄 為 13.2 GW cm^-2[231]。P-NiO 通常在室溫下進(jìn)行濺射，空穴濃度使用 Ar/O₂ 比率進(jìn)行調(diào)節(jié) [75,232]。理論上，p-NiO 與 β-Ga₂O₃的 CBO 和 VBO 預(yù)計(jì)分別為 2.2 eV 和 3.3 eV，而由于濺射產(chǎn)生的多晶 p-NiO，實(shí)驗(yàn)觀測(cè)值變化很大 [74,233]。據(jù)報(bào)道，P-NiO 柵極場(chǎng)效應(yīng)晶體管的 BFOM值 為 0.39 GW cm^-2[74]，而采用嵌入式柵極 p-NiO 雙層、帶有二氧化硅 FP 的 T 型柵極結(jié)構(gòu)和食人魚處理后，實(shí)現(xiàn)了可忽略的 4 mV 回滯、66 mV dec^-1 的 SS 和 0.74 GW cm^-2 的 BFOM值（圖 18a [75]）。凹柵極也有助于制造 E 型場(chǎng)效應(yīng)晶體管 [234]。不過，一個(gè)困難是當(dāng) pn 結(jié)變成正向偏壓時(shí)，柵極漏電會(huì)增加。一種建議的解決方案是在 p-NiO 和柵極金屬之間添加一層電介質(zhì)，以抑制 pn 結(jié)正向偏置時(shí)的柵極漏電 [76,235]。與無中間層的 FET 相比，20 nm 的 ALD-SiO₂中間層將柵極漏電降低了六個(gè)數(shù)量級(jí)，保持了 106 的開/關(guān)比，并將柵極擺幅從 3 V 提高到 13 V（圖 18b）。

另外，采用降低表面電場(chǎng) (RESURF) 和超結(jié) (SJ) 技術(shù)的 FET（包含 p-NiO）已顯示出擊穿能力的提高，盡管還需要做更多的工作來改善其 BFOM值 [236,237]。

?? p-GaN

p型GaN 是另一種可用作 β-Ga₂O₃的p型 柵極材料，但目前僅在 TCAD 仿真中進(jìn)行過研究。與 p-NiO 類似，它的主要作用是在不犧牲 Vbr 的情況下提高 Ron 值，以及通過耗盡下面的溝道實(shí)現(xiàn)正常關(guān)斷操作。增加 p-GaN 層的摻雜和/或厚度可提高 Vth，因?yàn)橛懈嚯姾煽珊谋M溝道 [194,238]。增加 p-GaN 摻雜對(duì) gm 的影響很小，而增加 p-GaN 厚度則會(huì)降低 gm，原因是柵極控制能力減弱。在垂直鰭式場(chǎng)效應(yīng)晶體管中，與鎳/金等肖特基柵極金屬相比，添加 p-GaN 作為柵極金屬還能提高 Vbr，因?yàn)?GaN 的功函數(shù)更高，導(dǎo)致 p-GaN 柵極的垂直電子勢(shì)壘≈5 eV，而鎳/金柵極金屬的垂直電子勢(shì)壘≈2.5 eV（圖 18c）。此外，與鎳/金柵極 FinFET 相比，p-GaN柵極 FinFET 的 Vbr 更能抵御 Wfin 的增加[239]。

?? p-SnO

據(jù)報(bào)道，MBE 生長(zhǎng)的 p-SnO 具有 0.7 eV 的窄帶隙和與β-Ga₂O₃相似的 I 型能帶排列，CBO 和 VBO 值分別為 0.49 eV 和 3.70 eV。然而，據(jù)報(bào)道，HJ-FET 的擊穿電場(chǎng)≈2MV cm^-1，這可能是由于MBE 生長(zhǎng)高質(zhì)量的 SnO 的緣故（圖 18d）[77,240]。另一個(gè)關(guān)于 p-SnO 的報(bào)道是在 SOI FET 中使用濺射 p-SnO 作為背耗盡層，但不作為柵極。這使得 Vth 值升至 +40 V，并產(chǎn)生了 191 cm²V^-1s^-1 的創(chuàng)紀(jì)錄高遷移率（圖 12b [85]）。

3.4.3. 高 k 柵極電介質(zhì)

在 β-Ga₂O₃器件中，高 k 電介質(zhì)是一個(gè)研究較多的領(lǐng)域，尤其是其驚人的場(chǎng)擴(kuò)散能力[241]。HfO₂、BaTiO₃(BTO) 和 SrTiO₃ (STO) 是最常用的高 k 電介質(zhì)，其中 BTO 和 STO 被認(rèn)為是極限 k 電介質(zhì)，因?yàn)樗鼈兊慕殡姵?shù)可達(dá) 300 。早期的高 k 場(chǎng)效應(yīng)晶體管報(bào)告使用了 ALD-HfO₂，但這兩種場(chǎng)效應(yīng)晶體管都存在界面陷阱密度高的問題 [86,242]。后來一份關(guān)于使用 ALD-HfO₂ 柵極電介質(zhì)的 SOI FET 的報(bào)告顯示，其性能接近理想狀態(tài)，回滯可以忽略不計(jì)，SS 為 mV dec^-1，開/關(guān)比為 108。這一結(jié)果歸功于 350 ?C 的 HfO₂高溫沉積，形成了高質(zhì)量的多晶層（圖 12a [152]）。

圖 18：(a) P-NiO 柵極 HJ-FET 的 BFOM 值為 0.74 GW cm^-2，SS 超低，食人魚處理導(dǎo)致的回滯可忽略不計(jì)。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [75]。(b) 在柵極金屬和 p-NiO 之間添加 SiO₂ 可增加 pn 導(dǎo)通，并使柵極擺幅增大。© (2023) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [76]。(c) 使用傳統(tǒng)（Con. ，藍(lán)色）鎳/金柵極接觸的 FinFET 的 EC 電子勢(shì)壘與使用 p-GaN 作為柵極金屬的建議（pro. ，紅色）器件的TCAD 模擬比較。轉(zhuǎn)載自 [239]。© IOP Publishing.Reproduced with permission. 保留所有權(quán)利。(d) 通過 PAMBE 生長(zhǎng)的 p-SnO 柵極電介質(zhì) HJ-FET。轉(zhuǎn)載自 [77]。CC BY 4.0.

Xia 等人討論了極 K 電介質(zhì)通過增加異質(zhì)結(jié)二極管中的勢(shì)壘長(zhǎng)度來降低峰值電場(chǎng)和隧道效應(yīng)導(dǎo)致的過早擊穿的能力[243]。Kalarickal 等人建立了 FET 中極 K 電介質(zhì)的靜電模型，利用電荷的極化在溝道中形成高度均勻的電場(chǎng)剖面，從而實(shí)現(xiàn)高度均勻的電荷密度和平均擊穿場(chǎng)（圖 19a）。然后，利用介電常數(shù)為 235 的極 K 電介質(zhì) BTO 制造了場(chǎng)效應(yīng)晶體管模型，顯示平均擊穿場(chǎng)強(qiáng)提高到 4 MV cm^-1，面電荷密度提高到 1.6 × 10¹³cm^-2[78]。Kalarickal 等人改進(jìn)了他們的 FET 設(shè)計(jì)，首先在外延層上添加了 12.5 nm 的 ALD-Al₂O₃ 低介質(zhì)，以減少界面陷阱，并在濺射極 K BTO 時(shí)保護(hù)表面，從而使平均擊穿場(chǎng)強(qiáng)達(dá)到 5.5 MV cm^-1，BFOM 值達(dá)到 408 MW cm^-2（圖 19b [79]）。

3.4.4. 多疊層?xùn)艠O電介質(zhì)

如前所述，多疊層?xùn)艠O可以同時(shí)具備兩種材料的優(yōu)點(diǎn)，例如參考文獻(xiàn)[79]中的低-k Al₂O₃/極-k BTO 多疊層?xùn)艠O電介質(zhì)。文獻(xiàn)[79] 中采用了低 k 值的 Al₂O₃/ 超高 k 值的 BTO 多疊層?xùn)艠O電介質(zhì)。Al₂O₃/HfO₂和 HfO₂/Al₂O₃柵極疊層之間的比較表明，由于 Al2O3 具有更好的載流子阻擋能力，HfO₂/Al₂O₃/β-Ga₂O₃的柵極漏電減少了。兩種疊層都顯示出更高的介電常數(shù)和相似的 Dit [244]。另一項(xiàng)比較多晶（p-）/非晶（a-）HfO₂與 p-HfO₂/a-Al₂O₃柵極疊層的研究表明，p-HfO₂/a-HfO₂疊層的 Dit 更低，這表現(xiàn)在 p-HfO₂/a-AlAl₂O₃的能帶扭曲，有效勢(shì)壘高度更大（1. 62eV，硬擊穿場(chǎng)強(qiáng)為 9.1 MV cm^-1，而 p-HfO₂/a-Al₂O₃疊層的擊穿場(chǎng)強(qiáng)為4.9MV cm^-1（圖 19c）。由于具有更好的漏電抑制能力，HfO₂雙層疊層在擊穿方面也優(yōu)于單層 p-HfO₂[245]。同樣，當(dāng)在 Al₂O₃/β-Ga₂O₃之間加入SiO₂作為中間層時(shí)，SiO₂ 的較高帶隙將柵極漏電降低了 800 倍，擊穿電場(chǎng)增加了 1.7 倍 [230]。多疊層?xùn)艠O還通過Al₂O₃/Hf0.5Zr0.5O₂(Al₂O₃/HZO) 和 Al₂O₃/HfO₂/Al₂O₃/HZO 用于鐵電電荷存儲(chǔ)，其中 HZO 極化在第一層疊層的Al₂O₃/HZO 界面和第二層疊層的HfO₂中捕獲電荷（圖 19d）[87,246]。

圖 19. (a) 在具有極 K BTO 柵極電介質(zhì)的 2DEG 上施加負(fù)柵極偏壓后的電荷曲線。© (2021) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自[78]。(b) 采用低 k Al₂O₃/極-k BTO 柵極電介質(zhì)的雙層異質(zhì)結(jié)構(gòu) AlGO/GO MODFET 的平均擊穿電場(chǎng)達(dá)到 5.5 MV cm^-1。© (2021) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自[79]。(c) 與 p-HfO₂/a-Al₂O₃疊層相比，p-HfO₂/a-HfO₂ 的多疊層?xùn)艠O電介質(zhì)具有更強(qiáng)的擊穿能力。經(jīng)授權(quán)轉(zhuǎn)載自 [245]。(d) Hf0.5Zr0.5O₂的多疊層?xùn)艠O和極化捕獲導(dǎo)致的鐵電電荷存儲(chǔ)。經(jīng) AIP 出版社許可，轉(zhuǎn)載自[87]。

4. 缺陷工程

4.1

缺陷

缺陷會(huì)嚴(yán)重降低器件的性能和可靠性，因此是任何半導(dǎo)體器件的重要研究領(lǐng)域。由于室溫和高溫測(cè)量仍然只能觀察到帶隙的一小部分，因此通常使用光子激發(fā)來獲取整個(gè)帶隙的陷阱信息，因此研究β-Ga₂O₃等WBG和UWBG半導(dǎo)體的深陷阱需要采用不同的表征方法。下面將討論β-Ga₂O₃的各種陷阱表征方法，以及用于減少β-Ga₂O₃中陷阱的材料制備方法。

4.1.1. 表征

深能級(jí)瞬態(tài)光譜（DLTS）和深能級(jí)光學(xué)光譜（DLOS）是確定深能級(jí)陷阱能量和濃度的強(qiáng)大技術(shù)。DLTS 和 DLOS 是基于空間電荷區(qū)(SCR)陷阱中載流子捕獲和發(fā)射改變了測(cè)量電容的原理。因此，電容瞬變通常用于確定陷阱能級(jí)及其在特定能級(jí)上的捕獲和發(fā)射率，該能級(jí)由 DLTS 中的溫度和 DLOS 中的光子能量決定。(U)WBG半導(dǎo)體需要DLOS，因?yàn)榇蠖鄶?shù)DLTS系統(tǒng)被限制在EC以下或EV以上≈1 eV，這不足以全面表征(U)WBG材料。在 β-Ga₂O₃中通過 DLTS 和 DLOS 表征發(fā)現(xiàn)的陷阱如圖 20a 所示。更多關(guān)于 DLTS/DLOS 原理和 β-Ga₂O₃中深層缺陷的詳細(xì)報(bào)道見參考文獻(xiàn)[247]。

DLTS/DLOS 主要表征體陷阱，而光輔助 C-V (PCV) 則可用于提取 β-Ga₂O₃/ 介電質(zhì)界面的深層界面陷阱和介電質(zhì)體陷阱。目前已報(bào)道了兩種主要的 PCV 方法，其中第一種方法使用帶隙以上的光，并將暗態(tài)和紫外光下的C-V曲線與表面電勢(shì)?V進(jìn)行比較來計(jì)算Dt，Dt是界面陷阱態(tài)密度（Dit）和介電體陷阱密度（nbul）的總和。根據(jù) Dt與tox 值的Y-截距可求得平均Dit 值（圖 20b）。請(qǐng)注意，暗態(tài) C-V 曲線是在所有界面陷阱填滿后保持 10 分鐘，從累積到耗盡的過程中測(cè)得的。在耗盡過程中，器件暴露在紫外光下以激發(fā)所有界面陷阱中的電子，并在紫外光照射后在黑暗中保持耗盡狀態(tài) 10 分鐘，以便產(chǎn)生的空穴移動(dòng)到 Al₂O₃/β-Ga₂O₃界面 [248]。第二種方法使用至少兩個(gè)亞帶隙光源在低于EC的兩個(gè)能量處清空界面陷阱。由此產(chǎn)生的平帶電壓偏移 (?Vfb) 決定了 Dit。第二種方法的優(yōu)點(diǎn)是不會(huì)產(chǎn)生可能成為誤差來源的e-h對(duì)，而且可以找到比平均值更精確的Dit [249]。

通過比較暗態(tài)和紫外光條件下的閾值漏極電流，開發(fā)了一種 I-V 表征方法來確定供體和受體界面陷阱態(tài)密度，將 Von < VGS < Vfb 的范圍歸因于供體陷阱，而 Vfb < VGS < Vth 的范圍歸因于受體陷阱 [250]。

應(yīng)力測(cè)量是另一種陷阱捕獲特征的表征方法，其中應(yīng)力 I-V 決定了 Vth 的不穩(wěn)定性，而應(yīng)力 C-V 則量化了陷阱電荷。在對(duì)β-Ga₂O₃ MOSFET 進(jìn)行應(yīng)力測(cè)量的研究中，觀察到 Vth 與應(yīng)力時(shí)間呈對(duì)數(shù)關(guān)系，并在 365nm紫外光照射后完全恢復(fù)。不同溫度下的應(yīng)力 C-V 也表明陷阱捕獲遵循抑制模型，其中陷阱電子由于庫(kù)侖斥力而抑制鄰近電荷的捕獲 [251]。監(jiān)測(cè)正偏應(yīng)力（PBS）和負(fù)偏應(yīng)力（NBS）下的 Vth 位移和 Ron有助于識(shí)別導(dǎo)致場(chǎng)效應(yīng)晶體管不穩(wěn)定性和退化的陷阱。這已經(jīng)在嵌入式柵極 [252]、p-NiO 柵極 [253] 和 β-Ga₂O₃/SiC 場(chǎng)效應(yīng)晶體管[254] 中進(jìn)行了研究。PBS 引發(fā)的不穩(wěn)定性主要是由柵極氧化物中的邊界陷阱造成的，而 NBS 引發(fā)的不穩(wěn)定性則是由界面態(tài)和邊界陷阱造成的 [252]。在 p-NiO 柵極場(chǎng)效應(yīng)晶體管中，高 VGS 或長(zhǎng)應(yīng)力時(shí)間通過電離界面偶極子永久性地使 Vth 發(fā)生負(fù)向位移，從而中和了耗盡區(qū)中的電離電荷 [253]。如[156]所述，通過H+離子注入制備的β-Ga₂O₃/SiC場(chǎng)效應(yīng)晶體管的PBS由于界面和邊界陷阱捕獲電子而使Vth在短應(yīng)力時(shí)間內(nèi)發(fā)生正向偏移。然而，在較長(zhǎng)的應(yīng)力時(shí)間內(nèi)，觀察到負(fù)的 Vth 位移和載流子濃度的增加，這歸因于 H+ 間隙產(chǎn)生的淺供體或深受體鎵空位的 H 鈍化 [254]。

圖 20. (a) 通過 DLTS 和 DLOS 發(fā)現(xiàn)的體陷阱水平。摘自 [247]。©經(jīng)IOP出版公司許可。(b) PCV 方法，使用帶隙以上的光求 Dt 和外推法獲得平均 Dit。經(jīng)AIP出版社許可，轉(zhuǎn)載自[250]。(c) 通過圖I-V 獲得供體和受體界面陷阱態(tài)密度。©（2018）IEEE。經(jīng)出版社許可，轉(zhuǎn)載自[248]。(d) 應(yīng)力 I-V 和應(yīng)力 C-V 捕獲的電荷。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [251]。(e) 脈沖 I-V顯示未鈍化時(shí)（左）的電流發(fā)散和 SiNx 鈍化后（右）相比改善顯著。(f) 時(shí)間常數(shù)和活化能隨溫度變化測(cè)量的 I-V 擬合瞬態(tài)變程跳變機(jī)制。© (2021) IEEE。經(jīng)授權(quán)轉(zhuǎn)載自 [133]。

脈沖 I-V 在包括碳化硅和氮化鎵在內(nèi)的幾乎所有材料系統(tǒng)中都得到了研究，它可以隔離緩沖區(qū)陷阱（在漏極脈沖的情況下）和表面/界面陷阱（在柵極脈沖的情況下）的影響 [255]。在一些 β-Ga₂O₃研究中，漏極回滯沒有直流-射頻發(fā)散，而柵極回滯則表現(xiàn)出明顯的電流發(fā)散，這表明柵極下的β-Ga₂O₃/Al₂O₃界面附近的表面陷阱和漏、柵通道區(qū)的表面陷阱對(duì)射頻性能影響很大，而緩沖區(qū)陷阱的影響則很小[96,133]。在柵極回滯測(cè)量中，SiNx 鈍化改善了電流發(fā)散。此外，漏極電流瞬態(tài)擬合可提供有關(guān)陷阱時(shí)間響應(yīng)和捕獲/脫離機(jī)制（肖克利-里德-霍爾、可變范圍跳變等）的信息，與溫度相關(guān)的脈沖測(cè)量可提供陷阱的活化能。

4.1.2. 材料制備

眾所周知，在β-Ga₂O₃中，襯底/外延層界面上存在硅污染（圖 21a），這會(huì)產(chǎn)生寄生次級(jí)溝道，增加寄生電阻和電容[216]。此外，襯底/外延層界面處的能帶彎曲會(huì)耗盡溝道[109]，半絕緣雜質(zhì)會(huì)擴(kuò)散到溝道區(qū)域。因此，緩沖層的生長(zhǎng)有助于減輕硅污染造成的寄生溝道和襯底造成的溝道損耗。在摻δ的 MESFET 中，摻鐵的半絕緣襯底會(huì)隨著緩沖層厚度的減小而降低電荷密度和遷移率，并增加射頻色散（圖 21b [103]）。二次離子質(zhì)譜（SIMS）深度剖面圖顯示，鐵雜質(zhì)向外延層擴(kuò)散了近 200 納米，這使得緩沖器厚度成為橫向 β-Ga₂O₃ FET 的一個(gè)極其重要的特征。為了減輕第二個(gè)寄生溝道的影響，在襯底/外延層界面附近采用 10 秒打開/30 秒關(guān)閉/10 秒打開的脈沖快門方案，在 420 ?C 溫度下生長(zhǎng)了Mg δ摻雜層，以補(bǔ)償硅雜質(zhì)濃度并降低器件漏電流。據(jù)報(bào)道，漏電流提高了 6 個(gè)數(shù)量級(jí)，傳輸 I-V 曲線中的回滯可以忽略不計(jì)（圖 21c [106]）。

圖 21 (a) 襯底/外延層界面的硅濃度峰值。轉(zhuǎn)自 [216]。© 日本應(yīng)用物理學(xué)會(huì)。經(jīng) IOP 出版有限公司許可轉(zhuǎn)載。保留所有權(quán)利。(b) 來自半絕緣襯底的雜質(zhì)和反向耗盡對(duì)遷移率、電荷密度和電流分散的負(fù)面影響。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [103]。(c) 在襯底/外延層界面的 Mg δ摻雜，以補(bǔ)償硅雜質(zhì)并降低漏電流。轉(zhuǎn)自 [106]，經(jīng) AIP 出版社授權(quán)。(d) 采用 CID-DLTS 技術(shù)，100 nm 緩沖層僅在 EC-0.77 eV 下出現(xiàn)緩沖陷阱，100 nm 和 600 nm 緩沖層均在 EC-0.70 eV 下出現(xiàn)緩沖陷阱。轉(zhuǎn)載自 [105]，經(jīng) AIP 出版社許可。

在另一項(xiàng)研究中，使用等溫恒定漏極電流 DLTS（CID-DLTS）觀測(cè)到了 EC-0.7 eV 和 EC-0.8 eV 的兩個(gè)緩沖陷阱能級(jí)，它們與鐵摻雜的襯底有關(guān)（圖 21d）。在緩沖層為 100 nm 和 600 nm 的 MESFETs 中都觀察到了前者，而在緩沖層為 600 nm 的 MESFET 中則沒有觀察到后者，從而得出結(jié)論：EC-0.8 eV 處的陷阱與擴(kuò)散到緩沖層中的鐵有關(guān)，而 EC-0.7 eV 處的陷阱則與β-Ga₂O₃中觀察到的點(diǎn)缺陷源一致。在使用 600 nm 緩沖層的 MESFET 中，射頻發(fā)散并沒有明顯降低，而且 Vth 增大，這表明 EC-0.7 eV 陷阱在Ron退化和 Vth 不穩(wěn)定中占主導(dǎo)地位[105]。

降低缺陷密度及其對(duì)器件性能影響的技術(shù)包括介電沉積前清洗、后沉積 (PDA) 和后金屬化退火 (PMA)、原位介電生長(zhǎng)和 MacEtch 器件制造。經(jīng)食人魚液處理后，可降低表面粗糙度和界面捕獲電荷 Qit 從 1.4 × 10¹²cm^-2降低到 3.2 × 10¹¹cm^-2。在 500 ?C 的 O2 或 N2/O2 條件下，經(jīng)過食人魚液處理后沉積 (PDA)的界面質(zhì)量得到顯著改善，平均 Dit 降至 2.3 × 10¹¹cm^-2eV^-1（O2 PDA）[256]。一項(xiàng)關(guān)于后沉積 (PDA)和后金屬化退火(PMA)溫度對(duì)界面質(zhì)量影響的研究觀察到，在 300 ?C 到 600 ?C 的低溫沉積(PDA)后，在 N2 中進(jìn)行 300 ?C 后金屬化退火(PMA)將 Vfb 轉(zhuǎn)變?yōu)榻咏硐胫?，并將電荷固定?1 × 10¹¹cm^-2的數(shù)量級(jí)；然而，由于鎵和鋁的相互擴(kuò)散，當(dāng)后沉積(PDA)溫度從 700 ?C 上升到 900 ?C 時(shí)，后金屬化退火(PMA)的對(duì)Vfb 幾乎沒有影響。在所有后沉積 (PDA)溫度下，后金屬化退火 (PMA)都會(huì)明顯降低淺層 Dit 狀態(tài)（PDA 溫度為 300 ?C時(shí)最低），但對(duì)深層 Dit 狀態(tài)沒有影響。從 300 到 900 ?C，深層 Dit 狀態(tài)只隨著后沉積(PDA)溫度的增加而減少，這與淺層 Dit 狀態(tài)密度隨著后沉積(PDA)溫度的增加而增加形成鮮明對(duì)比（圖 22a [249]）。Islam 等人 最近報(bào)道了一種溶劑（S）、O₂等離子體和食人魚液（P）的表面清潔方法，然后是 BHF（B）表面刻蝕、PE-ALD Al2O3 和 250 ?C 下的原位成型氣體 PDA（FG-PDA），在第一和第二個(gè) C-V 循環(huán)中實(shí)現(xiàn)了分別為 300 mV 和 80 mV 的 ?Vfb、 而其他對(duì)比樣品則表現(xiàn)出較大的第一和/或第二周期滯后和無累積（圖 22b [228]）。另一項(xiàng)關(guān)于在 ICP 之后去除表面損傷的研究使用了四甲基氫氧化銨 (TMAH) 和自反應(yīng)刻蝕 (SRE)，在 900 ?C 下的 MBE 腔室中使用 Ga 通量，之后觀察到隨著 Ga 通量的增加，生長(zhǎng)速率降低并出現(xiàn)負(fù)增長(zhǎng)，Dit 降至 7.3 × 10¹¹cm^-2eV^-1[257]。自反應(yīng)刻蝕 (SRE)的方法消除了表面損傷，改善了 C-V 特性（圖 22c）。SRE 在進(jìn)行原位柵極電介質(zhì)生長(zhǎng)時(shí)非常有用，正如另一個(gè)研究小組最初報(bào)告的那樣，實(shí)現(xiàn)了 5.8 MV cm^-1的高擊穿場(chǎng)強(qiáng)和 6.4 × 10¹¹cm^-2eV^-1的平均 Dit[226]。

MacEtch 并不完全是一種材料制備方法，而是 FinFET 制造的一種替代方法，可避免干蝕刻引起的損傷，其滯后僅為 9.7 mV，SS 為 87.2 mV dec^-1[125]。

最近，僅使用食人魚液表面處理的嵌入式 p-NiO_x 柵極 FET 實(shí)現(xiàn)了可忽略不計(jì)的 4 mV 滯后、微秒轉(zhuǎn)換和 66 mV de^c-1的接近歷史最低水平 SS的器件[75]。這為在保持超低界面缺陷密度的同時(shí)最大限度地提高 β-Ga₂O₃ FET 性能提供了一條潛在的途徑。

圖 22. (a) PDA 和 PMA 對(duì) Vfb 和 Dit 的影響。PMA 在減少固定電荷和淺層 Dit 方面都有改善，而對(duì)深層 Dit 的影響很小。經(jīng)《S: Science & Technology of Materials, Inteces, and Processing》許可，轉(zhuǎn)載自 [249]。(b) 具有不同表面清潔度的 MOSCAP 的第一次和第二次 C-V 掃頻。與其他方法相比，使用 FG-PDA 的 SPB 帶來的界面缺陷最少。經(jīng)授權(quán)轉(zhuǎn)載自 [228]。(c) 比較 SRE 和 TMAH 在消除 ICP 損傷方面的 PCV。經(jīng) AIP 出版社許可，轉(zhuǎn)載自 [257]。

5. 當(dāng)前的挑戰(zhàn)和主要戰(zhàn)略

5.1

缺乏p型摻雜

由于無法在 β-Ga₂O₃中獲得淺層受體，因此無法制造同質(zhì)外延 pn 二極管、保護(hù)環(huán)和超結(jié)器件。如前幾節(jié)所述，采用 p 型材料（如 p-NiO、p-GaN、p-SnO 和 p-CuO₂）作為異質(zhì)結(jié)實(shí)現(xiàn)高 BFOM的器件已被研究。此外，p-NiO 柵極場(chǎng)效應(yīng)晶體管的界面特性顯示出無滯后、低 SS 和大遷移率，表明器件具有高質(zhì)量的界面和最小的陷阱散射。雖然 p-NiO 是目前最有希望用于異質(zhì)結(jié)的 p 型材料，但其通過濺射沉積和多晶特性會(huì)導(dǎo)致不均勻性和低成品率，這需要進(jìn)一步研究。

一些研究小組報(bào)告了使用兩性鋅和氫擴(kuò)散（見第 2.5 節(jié)）摻雜 p 型材料的情況；但此類器件尚未見報(bào)道。這些技術(shù)在高性能二極管和場(chǎng)效應(yīng)晶體管中的可行性需要得到驗(yàn)證，才能在大功率和射頻市場(chǎng)中得到廣泛應(yīng)用。

5.1

低導(dǎo)熱性

熱導(dǎo)率低是β-Ga₂O₃器件的一個(gè)主要問題，尤其是在大功率應(yīng)用中，自熱是不可避免的。使用高導(dǎo)熱襯底進(jìn)行的各種熱研究已有報(bào)道，在 GO/AlN、GO/SiC 和 GO/Diamond 章節(jié)中進(jìn)行了討論，并在圖 16 中進(jìn)行了說明。通過碳化硅離子切割技術(shù)或倒裝芯片到金剛石載體，熱凸塊和 NCD 鈍化將導(dǎo)熱襯底異質(zhì)集成似乎是一種很有前景的解決方案。

5.3

單片集成和異質(zhì)集成

迄今為止，大多數(shù) β-Ga₂O₃器件都是獨(dú)立的；然而，要充分發(fā)揮 β-Ga₂O₃ 的潛力，必須將它們集成到電路中。單片集成是指在同一樣品上設(shè)計(jì)的電路，迄今為止，使用 SOI D-/E 模式石墨烯柵控場(chǎng)效應(yīng)晶體管的逆變器已經(jīng)證明了這一點(diǎn)。射頻場(chǎng)效應(yīng)晶體管的放大器能力是通過使用 CW 功率測(cè)量確定其增益、輸出功率和功率附加效率而獲得的，這凸顯了這些場(chǎng)效應(yīng)晶體管在集成電路中的用途（表 4）。異質(zhì)集成主要是使用 SOI FET 在高導(dǎo)熱襯底上實(shí)現(xiàn)的。

雖然大多數(shù)器件都采用了機(jī)械剝離β-Ga₂O₃納米膜的方法，但這種方法最適合概念驗(yàn)證，而不適合大規(guī)模生產(chǎn)。對(duì)于 β-Ga₂O₃，有兩種晶圓到晶圓鍵合方法已得到證實(shí)，包括在 SiC 和 Si 襯底上使用 H+ 注入的離子切割法 [156] 和在 SiC 上使用 SiN_x中間層的低溫熔融鍵合法 [201]。另外一種改善降溫效果的異質(zhì)集成方法是將倒裝芯片鍵合到金剛石載體上，但缺點(diǎn)是目前無法提供大尺寸的金剛石晶圓[204]。

5.4

封裝

封裝基本上是器件級(jí)熱管理之后的下一步。實(shí)驗(yàn)驗(yàn)證的冷卻方法需要相應(yīng)的轉(zhuǎn)換為對(duì)大面積封裝的設(shè)備。此外，器件級(jí)和封裝級(jí)熱管理必須共同設(shè)計(jì)。一個(gè)限制因素是器件軟件和封裝軟件難以整合，因?yàn)閮烧叨紩?huì)簡(jiǎn)化對(duì)方的結(jié)果 [258]。

5.5

光學(xué)效應(yīng)和遠(yuǎn)程開關(guān)

寬帶隙和接近直接帶隙的β-Ga₂O₃為日盲深紫外（DUV）光電探測(cè)器創(chuàng)造了潛力，這也是基于 β-Ga₂O₃器件的一個(gè)持續(xù)研究領(lǐng)域 [6,259-261]。復(fù)雜晶體結(jié)構(gòu)造成的吸收各向異性 [262]，以及從導(dǎo)帶到氧和鎵空位的強(qiáng)子帶隙吸收 [263]，仍然是 DUV β-Ga₂O₃光電探測(cè)器面臨的挑戰(zhàn)。β-Ga₂O₃的光學(xué)特性可能在大功率射頻放大器電路的遠(yuǎn)程開關(guān)方面具有潛在優(yōu)勢(shì)。遠(yuǎn)程開關(guān)是一種具有成本效益的技術(shù)，可以提高開關(guān)速度，同時(shí)減少或消除電氣噪聲。這已經(jīng)在基于氮化鎵的系統(tǒng)中進(jìn)行了討論 [2-267] ，并且同樣適用基于β-Ga₂O₃的系統(tǒng)。

5.6

實(shí)際應(yīng)用中的要求

在大功率應(yīng)用中，Ebr 和 Ron,sp 比擊穿電壓和導(dǎo)通電流更重要。具有高 BFOM 的小面積器件應(yīng)主要用作制造等效大面積器件的中間步驟，以滿足實(shí)際應(yīng)用中特定電流和電壓額定值的要求。如果大面積器件性能不佳，這將有助于進(jìn)一步了解需要對(duì)哪些器件進(jìn)行優(yōu)化。

6. 應(yīng)用和趨勢(shì)

β-Ga₂O₃場(chǎng)效應(yīng)晶體管預(yù)計(jì)不會(huì)取代SiC和GaN場(chǎng)效應(yīng)晶體管，因?yàn)樗鼈円呀?jīng)商業(yè)化。雖然未來可能會(huì)出現(xiàn)這種情況，但目前的趨勢(shì)是，額定電壓和電流超過 GaN 和 SiC 器件的大功率 β-Ga₂O₃ FET 將用于超大功率應(yīng)用，如電動(dòng)汽車、軌道、電網(wǎng)、可再生能源存儲(chǔ)等。大功率射頻場(chǎng)效應(yīng)晶體管還可用于電動(dòng)汽車、電源轉(zhuǎn)換器、數(shù)據(jù)中心和通信應(yīng)用。β-Ga₂O₃射頻場(chǎng)效應(yīng)晶體管的出現(xiàn)困難重重，其性能仍低于GaN HEMT和較新的金剛石HEMT。然而，與高成本的金剛石相比，低成本的熔融生長(zhǎng)技術(shù)，以及比氮化鎵更高的理論值，都為高頻β-Ga₂O₃器件展現(xiàn)了廣闊的前景。高功率 β-Ga₂O₃ FET 顯示了更高的擊穿場(chǎng)強(qiáng)，超過了 GaN 的理論極限，因此射頻 β-Ga₂O₃ FET 的潛在市場(chǎng)是中頻（≈?jǐn)?shù)十 GHz）、高功率射頻 FET，其性能可超過高功率 GaN 射頻 FET。

7. 結(jié)論與展望

總之，β-Ga₂O₃ FET 的設(shè)計(jì)取得了長(zhǎng)足的進(jìn)步，推動(dòng)了其大功率和射頻功能的發(fā)展。大功率場(chǎng)效應(yīng)晶體管的擊穿電壓高達(dá)10kV，電流密度大于1kA cm^-2 和1.5mA mm^-1，BFOM值 為0.95GW cm^-2。射頻場(chǎng)效應(yīng)晶體管的擊穿場(chǎng)強(qiáng)高達(dá) 5.4 MV cm^-1，工作頻率高達(dá) 48 GHz，飽和速度高達(dá)3×10⁶cm s^-1。雖然許多場(chǎng)效應(yīng)晶體管已經(jīng)超過了硅的理論擊穿場(chǎng)強(qiáng)，但與β-Ga₂O₃相比仍有很大差距。從β-Ga₂O₃場(chǎng)效應(yīng)晶體管的概述來看，主要有以下幾點(diǎn)啟示：

(1) 高質(zhì)量外延生長(zhǎng)和緩沖層的重要性不言而喻。迄今為止最高的 BFOM FET 報(bào)告了 184 cm²V^-1s^-1 的最高遷移率，這是通過 MOCVD 不同的低/高溫層實(shí)現(xiàn)的；

(2) SAG 對(duì)大功率和射頻都至關(guān)重要，因?yàn)樗捎糜跀U(kuò)展器件幾何尺寸和降低源極-柵極串聯(lián)電阻。如有可能，橫向和縱向場(chǎng)效應(yīng)晶體管都應(yīng)采用 SAG；

(3) 對(duì)于大電流，垂直晶體管是首選，因?yàn)殡娏髋c器件面積成比例，而不是像橫向器件那樣與溝道厚度成比例。FinFET 和 CET 的效果最好，其中 FinFET 的柵極控制能力更強(qiáng)，漏電更少，但復(fù)雜性更高。MacEtch FinFET 是一種非干式蝕刻替代方案；

(4) 常關(guān)斷（E 模式）場(chǎng)效應(yīng)晶體管對(duì)功率電子器件至關(guān)重要，因?yàn)樗芙档蛿嚅_狀態(tài)的功率損耗，實(shí)現(xiàn)安全的高壓操作，并簡(jiǎn)化功率開關(guān)電路。由于 β-Ga₂O₃中缺乏 p 型摻雜，因此需要采用嵌入式柵極（第 3.1.3 節(jié)）、低摻雜溝道和 CBLs（第 3.2.1 節(jié)）、小寬度 FinFET（第 3.1.4 節(jié)）、氧退火（第 3.2.2 節(jié)）和p 柵極材料（第 3.4.2 節(jié)）等方法來實(shí)現(xiàn)反轉(zhuǎn)；

(5) FP 結(jié)構(gòu)（GFP、SFP）包括 T 柵極對(duì)任何大功率器件都至關(guān)重要。高 k 值或極限 k 值 FP 電介質(zhì)是提高擊穿性能的一個(gè)有吸引力的選擇；

(6) SOI 場(chǎng)效應(yīng)晶體管對(duì)于導(dǎo)熱、傳輸、新型柵極電介質(zhì)等方面的研究非常有用。然而，它們?cè)趽舸╇妷汉蜆悠烦叽缧》矫媸艿较拗?。SOI 場(chǎng)效應(yīng)晶體管應(yīng)被視為概念驗(yàn)證，目的是將成功的設(shè)計(jì)應(yīng)用到批量器件中；

(7) 通過 TCAD 模擬的新結(jié)構(gòu)，如垂直溝槽柵極、GAA、空隙 FPs、HBTs 等，應(yīng)在制造前用于評(píng)估設(shè)計(jì)的潛力；

(8) 射頻場(chǎng)效應(yīng)晶體管已在δ摻雜的 MESFETs、AlGO/GO MODFETs 和 HFETs 中實(shí)現(xiàn)，并與硅摻雜的 AlGO/UID-GO 形成 2DEG；

(9) 射頻場(chǎng)效應(yīng)晶體管的一個(gè)共性是其 T 型柵極結(jié)構(gòu)，允許高度擴(kuò)展 LG，同時(shí)保持低噪聲數(shù)據(jù)；

(10) 據(jù)報(bào)道，射頻場(chǎng)效應(yīng)晶體管在使用或不使用 FP 電介質(zhì)的情況下，工作頻率高達(dá) ≥27 GHz；

(11) 歐姆觸點(diǎn)應(yīng)始終采用一些改進(jìn)措施，如再生長(zhǎng)、離子注入或中間層；

(12) P-NiO 柵極電介質(zhì)有望提高 BFOM，同時(shí)保持高質(zhì)量/低缺陷密度界面。應(yīng)添加高帶隙電介質(zhì)，以增加?xùn)艠O擺幅，使其超過 pn 接通電壓；

(13) 熱管理至關(guān)重要，必須采用晶圓鍵合技術(shù)或使用高導(dǎo)熱襯底的倒裝芯片，以進(jìn)一步提高器件性能；

(14) 對(duì)于大功率應(yīng)用，場(chǎng)效應(yīng)晶體管的FOM(s)必須是大尺寸的，以滿足額定電流和擊穿電壓額定值的要求。

缺陷表征對(duì) β-Ga₂O₃至關(guān)重要，需要針對(duì) UWBG 材料調(diào)整或發(fā)明缺陷表征技術(shù)。材料制備對(duì)提高峰值性能至關(guān)重要，在制備的每個(gè)步驟都必須加以考慮。

器件級(jí)和封裝級(jí)熱管理和建模對(duì)于將 β-Ga₂O₃器件推向市場(chǎng)至關(guān)重要。實(shí)驗(yàn)表明，導(dǎo)熱襯底的峰值溫度顯著下降，建模表明，通過倒裝芯片和結(jié)邊冷卻進(jìn)行晶圓鍵合可降低熱效應(yīng)。器件和封裝必須同時(shí)設(shè)計(jì)和優(yōu)化，但協(xié)同設(shè)計(jì)建模仍然是有限的。

總之，材料質(zhì)量、制造、缺陷表征和緩解以及熱管理方面的快速進(jìn)步表明，一旦解決了所面臨的挑戰(zhàn)，β-Ga₂O₃器件將具有巨大的潛力，可迅速進(jìn)入電力電子應(yīng)用領(lǐng)域。