東京工業(yè)大學(xué)的科學(xué)家開發(fā)出一種先進(jìn)的鎖相環(huán)[1](PLL)頻率合成器，可以大幅降低功耗。這種數(shù)字PLL可以成為藍(lán)牙低功耗(BLE)和其他無(wú)線技術(shù)的有吸引力的構(gòu)建模塊，以支持廣泛的物聯(lián)網(wǎng)(IoT)應(yīng)用。

作為無(wú)線通信系統(tǒng)的關(guān)鍵構(gòu)建模塊，頻率合成器需要滿足苛刻的要求。雖然模擬PLL頻率合成器已成為多年的標(biāo)準(zhǔn)，但物聯(lián)網(wǎng)行業(yè)的工程師越來(lái)越多地將注意力轉(zhuǎn)向所謂的數(shù)字PLL(DPLL)以實(shí)現(xiàn)超低功耗操作。

東京工業(yè)大學(xué)電氣與電子工程系副教授Kenichi Okada現(xiàn)在報(bào)告了一個(gè)分?jǐn)?shù)N DPLL [2]，其功耗僅為265微瓦(μW)，這個(gè)數(shù)字不到一半迄今為止實(shí)現(xiàn)的最低功耗(980μW)。

研究人員發(fā)現(xiàn)，使用自動(dòng)反饋控制系統(tǒng)可以大大降低整體功耗。“這種自動(dòng)切換反饋路徑的功耗為68μW，整個(gè)DPLL的功耗為265μW，”Okada說(shuō)。

有希望的DPLL可以繼續(xù)用作處理器，存儲(chǔ)器和大量新的物聯(lián)網(wǎng)設(shè)備的組件，通過(guò)超低功耗運(yùn)行，這些設(shè)備預(yù)計(jì)既經(jīng)濟(jì)又環(huán)保。Okada指出，早期的實(shí)驗(yàn)表明，DPLL可以將電池壽命延長(zhǎng)四倍。

本文部分基于新能源和工業(yè)技術(shù)開發(fā)組織(NEDO)委托的項(xiàng)目取得的成果。

這項(xiàng)工作將在2019年國(guó)際固態(tài)電路會(huì)議(ISSCC)的頻率合成器會(huì)議上進(jìn)行介紹，該會(huì)議是世界領(lǐng)先的固態(tài)電路和片上系統(tǒng)年度論壇。